Edit online

模块开关时序

DDR
  • 打开时序：
    ctrl clk 1 -> bus clk 1 -> phy clk 1 -> phy rst 1 -> ctrl rst 1
  • 关闭时序：
    ctrl rst 0 ->  phy rst 0 -> phy clk 0 -> bus clk 0 -> ctrl clk 0

    DDR 部分寄存器要求在复位下配置，详细开关时序参考 DDR 模块规格书执行。

USB
  • 打开时序：
    ctrlclk1->phyclk1->100us->phyrst1->ctrlrst1
  • 关闭时序：
    ctrlrst0->phyrst0->phyclk0->ctrlclk0
其他模块
  • 打开时序：
    modclk1->busclk1->rst1
  • 关闭时序：
    rst0->busclk0->modclk0