主页
产品文档
产品文档中包含了所有产品系列的介绍、用户手册和硬件指南等文档。
D21x
D21x 是一款高性能的全高清显示和智能控制 SoC。
D21x 用户手册
用户手册详细描述了各个功能模块的功能特性以及寄存器操作说明。
时钟和电源
Clock Manage Unit (CMU)
寄存器描述

AIC 文档中心快速入门
AIC 文档中心提供了丰富的开发资源，涵盖了所有产品系列，帮助开发者学习、了解相关的产品信息，并能快速上手使用便捷强大的开发平台。
产品文档
产品文档中包含了所有产品系列的介绍、用户手册和硬件指南等文档。
- D12x
  D12x 是一款基于 RISC-V 的高性能、国产自主、工业级高清显示与智能控制 MCU。
- D13x
  D13x 是一款高性能的工业级高清显示和智能控制 MCU。
- D21x
  D21x 是一款高性能的全高清显示和智能控制 SoC。
  - D21x 快速入门
  - D21x 数据手册
    数据手册提供了产品对比、电气特性、时序参数和封装信息的详细介绍，帮助用户快速了解产品的数据规格。
  - D21x 用户手册
    用户手册详细描述了各个功能模块的功能特性以及寄存器操作说明。
  - D21x 硬件指南
    硬件指南手册描述了产品的原理图设计、布线设计细节，并给出了设计自查清单。
- M6800 系列
  M6800 系列是一款应用于电机驱动、新能源和自动化控制的高性能工业 DSP。
Linux SDK
Luban 是 ArtInChip 基于 Buildroot 深度优化的嵌入式 Linux 系统。
RTOS SDK
Luban-Lite 是 ArtInChip 基于 RT-Thread 系统深度优化的 RTOS SDK。
Baremetal SDK
Baremetal 是 ArtInChip 的嵌入式裸机系统。
工具指南
三方应用
下载文档

寄存器描述

0x0000 PLL_INT0_GEN

表 1. 0x0000 PLL_INT0_GEN
默认值：0x88001400			PLL_INT0 通用 (PLL_INT0 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0： PLL 寄存器配置无效 1： PLL 寄存器配置有效为保证 PLL 正常输出，该寄存器不可配置为低。
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0： OSC_24M 输出 1： PLL 时钟输出该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用；在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0：关闭 1：打开该位域也做为 PLL_TEST_EN，使用 PLL_TEST 需要将该位域配置为 1。
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0：关闭 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0：未锁定 1：锁定，锁相环稳定工作注：在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 0：关闭锁相环电路 1：打开锁相环电路锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x14	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

0x0004 PLL_INT1_GEN

表 2. 0x0004 PLL_INT1_GEN
默认值：0x88003100			PLL_INT1 通用 (PLL_INT1 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0： PLL 寄存器配置无效 1： PLL 寄存器配置有效为保证 PLL 正常输出，该寄存器不可配置为低。
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0： OSC_24M 输出 1： PLL 时钟输出该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用；在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0：关闭 1：打开该位域也做为 PLL_TEST_EN，使用 PLL_TEST 需要将该位域配置为 1。
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0：关闭 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0：未锁定 1：锁定，锁相环稳定工作注：在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 0：关闭锁相环电路 1：打开锁相环电路锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x31	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

0x0020 PLL_FRA0_GEN


默认值：0x88002900			PLL_FRA0 通用 (PLL_FRA0 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0： PLL 寄存器配置无效 1： PLL 寄存器配置有效为保证 PLL 正常输出，该寄存器不可配置为低。
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0： OSC_24M 输出 1： PLL 时钟输出该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用；在启动和休眠场景也可使用 OSC_24M 时钟
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0：关闭 1：打开该位域也做为 PLL_TEST_EN，使用 PLL_TEST 需要将该位域配置为 1。
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0：关闭 1：打开
17	R	0x0	PLL_LOCK 锁相环锁定状态 0：未锁定 1：锁定，锁相环稳定工作注：在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 0：关闭锁相环电路 1：打开锁相环电路锁相环输出频率 PLL_O = 24 / (P+1)*(N+1) / (M+1) MHz，P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x29	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	-	-	-
0	R/W	0	FACTOR_P 锁相环输入除频系数

0x0024 PLL_FRA1_GEN


默认值：0x88002801			PLL_FRA1 通用 (PLL_FRA1 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0： PLL 寄存器配置无效 1： PLL 寄存器配置有效为保证 PLL 正常输出，该寄存器不可配置为低。
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0： OSC_24M 输出 1： PLL 时钟输出该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用。在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0：关闭 1：使能该位域也做为 PLL_TEST_EN，使用 PLL_TEST 需要将该位域配置为 1。
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0：关闭 1：使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0：未锁定 1：锁定，锁相环稳定工作注：在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 0：关闭锁相环电路 1：使能锁相环电路锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x28	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0时，需要配置FACTOR_M_EN=1锁相环才有输出
3:1	-	-	-
0	R/W	1	FACTOR_P 锁相环输入除频系数

0x0028 PLL_FRA2_GEN

表 3. 0x0028 PLL_FRA2_GEN
默认值：0x88006201			PLL_FRA2通用 (PLL_FRA2 General)
位域	类型	默认值	描述
31	R/W	0x1	PLL_REG_GATE 锁相环寄存器使能 0： PLL 寄存器配置无效 1： PLL 寄存器配置有效为保证 PLL 正常输出，该寄存器不可配置为低。
30:29	-	-	-
28:24	R/W	0x8	PLL_ICP 锁相环环路带宽调节数值越小带宽越低
23:21	-	-	-
20	R/W	0x0	PLL_OUT_MUX 锁相环输出选择 0： OSC_24M 输出 1： PLL 时钟输出该选择不受其他寄存器影响，PLL 损坏不工作时，时钟可旁路为 OSC_24M 时钟使用；在启动和休眠场景也可使用 OSC_24M 时钟。
19	R/W	0x0	FACTOR_M_EN 锁相环输出除频系数使能 0：关闭 1：使能该位域也做为 PLL_TEST_EN，使用 PLL_TEST 需要将该位域配置为 1。
18	R/W	0x0	PLL_OUT_SYS 锁相环输出到系统使能 0：关闭 1：使能
17	R	0x0	PLL_LOCK 锁相环锁定状态 0：未锁定 1：锁定，锁相环稳定工作注：在锁相环使能后，查询该寄存器等待稳定再进行其他操作，保证 PLL 正常使用。
16	R/W	0x0	PLL_EN 锁相环电路使能 0：关闭锁相环电路 1：使能锁相环电路锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz，P、N、M分别为 FACTOR_P、FACTOR_N、FACTOR_M。
15:8	R/W	0x62	FACTOR_N 锁相环倍频系数在应用中，N 配置范围为 14 到 199。
7:6	-	-	-
5:4	R/W	0x0	FACTOR_M 锁相环输出除频系数 FACTOR_M≠0 时，需要配置 FACTOR_M_EN = 1 锁相环才有输出。
3:1	-	-	-
0	R/W	1	FACTOR_P 锁相环输入除频系数

0x0040 PLL_INT0_CFG

表 4. 0x0040 PLL_INT0_CFG
默认值：0x240C4040			PLL_INT0 配置 (PLL_INT0 Configuration)
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_B
7	-	-	-
6:0	R/W	0x40	PLL_CINT PLL 初始振荡频率

0x0044 PLL_INT1_CFG

表 5. 0x0044 PLL_INT1_CFG
默认值：0x240C4040			PLL_INT1配置 (PLL_INT1 Configuration)
位域	类型	默认值	描述
31	-	-	-
30:28	R/W	0x2	PLL_LOCK_TIME
27	-	-	-
26:24	R/W	0x4	PLL_IVCO
23:22	-	-	-
21:20	R/W	0x0	PLL_VCO_SEL
19	R/W	0x1	PLL_VCO_RST
18:16	R/W	0x4	PLL_VCO_GAIN
15	-	-	-
14:8	R/W	0x40	PLL_B
7	-	-	-
6:0	R/W	0x40	PLL_CINT PLL 初始振荡频率

0x0060 PLL_FRA0_CFG

表 6. 0x0060 PLL_FRA0_CFG
默认值：0x00000000			PLL_FRA0 配置 (PLL_FRA0 Configuration)
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 小数分频使能 0：关闭 1：打开
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0：关闭 1：打开
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频使能 0：关闭 1：打开

0x0064 PLL_FRA1_CFG


默认值：0x00000000			PLL_FRA1 配置 (PLL_FRA1 Configuration)
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0：关闭 1：使能该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0：关闭 1：使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

0x0068 PLL_FRA2_CFG


默认值：0x00000000			PLL_FRA2 配置 (PLL_FRA2 Configuration)
位域	类型	默认值	描述
31:25	-	-	-
24	R/W	0x0	DITHER_EN 抖动使能 0：关闭 1：使能该字段为内部调试使用
23:21	-	-	-
20	R/W	0x0	FRA_EN 小数分频使能 0：关闭 1：使能
19:17	-	-	-
16:0	R/W	0x0	FRA_IN 小数分频系数

0x0080 PLL_FRA0_SDM

表 7. 0x0080 PLL_FRA0_SDM
默认值：0x00000000			PLL_FRA0 展频 (PLL_FRA0 Spread Spectrum)
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0：关闭 1：打开
30:29	R/W	0x0	SDM_MODE 展频模式 0： DC=0 1： DC=1 2：三角波 3：预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0： 31.5 KHz 1： 32.0 KHz 2: 32.5 KHz 3: 33.0 KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

0x0084 PLL_FRA1_SDM


默认值：0x00000000			PLL_FRA1 展频 (PLL_FRA1 Spread Spectrum)
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0：关闭 1：使能
30:29	R/W	0x0	SDM_MODE 展频模式 0：DC=0 1：DC=1 2：三角波 3：预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0：31.5KHz 1：32.0KHz 2:32.5KHz 3:33.0KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

0x0088 PLL_FRA2_SDM

表 8. 0x0088 PLL_FRA2_SDM
默认值：0x00000000			PLL_FRA2 展频 (PLL_FRA2 Spread Spectrum)
位域	类型	默认值	描述
31	R/W	0x0	SDM_EN 展频使能 0:关闭 1:使能
30:29	R/W	0x0	SDM_MODE 展频模式 0：DC=0 1：DC=1 2：三角波 3：预留
28:20	R/W	0x0	SDM_STEP 展频步进
19	-	-	-
18:17	R/W	0x0	SDM_FREQ 展频频率 0: 31.5 KHz 1: 32.0 KHz 2: 32.5 KHz 3: 33.0 KHz
16:0	R/W	0x0	SDM_BOT 展频底线该位域越小表示幅度越大

0x00A0 PLL_COM

表 9. 0x00A0 PLL_COM
默认值：0x80000009			PLL 公共 (PLL Common)
位域	类型	默认值	描述
31	R/W	0x1	COMMON_GATE 整个电路使能 (包括PLL/LDO/BIAS) 0：关闭 1：打开
30:4	-	-	-
3:1	R/W	0x4	LDO_VSET LDO 电压设置 0: 0.90V 1: 0.95V 2: 1.00V 3: 1.05V 4: 1.10V 5: 1.15V 6: 1.20V 7: 1.25V
0	R/W	0x1	LDO_EN LDO 使能 0：关闭 1：打开

0x00A4 PLL_IN

表 10. 0x00A4 PLL_IN
默认值：0xF0000000			PLL 输入 (PLL Input)
位域	类型	默认值	描述
31:30	R/W	0x3	XTAL_GM24M 晶体驱动调节值越大表示驱动越强
29	R/W	0x1	XTAL_START24M 晶体启动 0：关闭 1：打开该寄存器在晶体起振后可以关闭，节省功耗。
28	R/W	0x1	XTAL_ENXTAL 振荡使能 0：关闭 1：打开
27:0	-	-	-

0x00E0 CLK_OUT0

表 11. 0x00E0 CLK_OUT0
默认值：0x00000000			CLK0 输出 (CLK0 Output)
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0：时钟输出关闭 1：时钟输出打开时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。除频系数为 1~256，时钟输出为 50% 占空比。
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0：PLL_INT1 1：预留 2：PLL_FRA2 3：预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

0x00E4 CLK_OUT1

表 12. 0x00E4 CLK_OUT1
默认值：0x00000000			CLK1 输出 (CLK1 Output)
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0：时钟输出关闭 1：时钟输出打开时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。除频系数为 1~256，时钟输出为 50% 占空比。
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0：PLL_INT1 1：预留 2：PLL_FRA2 3：预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

0x00E8 CLK_OUT2

表 13. 0x00E8 CLK_OUT2
默认值：0x00000000			CLK2 输出 (CLK2 Output)
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0：时钟输出关闭 1：时钟输出打开时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。除频系数为 1~256，时钟输出为 50% 占空比。
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0：PLL_INT1 1：预留 2：PLL_FRA2 3：预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

0x00EC CLK_OUT3

表 14. 0x00EC CLK_OUT3
默认值：0x00000000			CLK3 输出 (CLK3 Output)
位域	类型	默认值	描述
31:17	-	-	-
16	R/W	0x0	CLK_OUT_EN 时钟输出使能 0：时钟输出关闭 1：时钟输出打开时钟输出频率 CLK_OUT = CLK_SRC / (DIV_N + 1)。除频系数为 1~256，时钟输出为 50% 占空比。
15	-	-	-
14:12	R/W	0x0	CLK_SRC_SEL 时钟源选择 0：PLL_INT1 1：预留 2：PLL_FRA2 3：预留
11:8	-	-	-
7:0	R/W	0x0	CLK_DIV_N 时钟输出除频因子

0x0100 CLK_AXI

表 15. 0x0100 CLK_AXI_AHB
默认值：0x00000000			AXI AHB 时钟 (AXI & AHB Clock)
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0：CLK_24M 1：PLL_INT1/(DIV+1) 除频系数为 DIV + 1，50% 占空比，支持动态调频。
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

0x0110 CLK_AHB


默认值：0x00000000			AHB 时钟 (AHB Clock)
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0：CLK_24M 1：PLL_INT1/(DIV+1) 除频系数为 DIV + 1，50% 占空比，支持动态调频。
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

0x0120 CLK_APB0

表 16. 0x0120 CLK_APB0
默认值：0x00000000			APB0 时钟 (APB0 Clock)
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	BUS_CLK_SEL 总线时钟选择 0：CLK_24M 1：PLL_INT1/(DIV+1) 除频系数为 DIV + 1，50% 占空比，支持动态调频。
7:5	-	-	-
4:0	R/W	0x0	BUS_CLK_DIV

0x0200 CLK_CPU

表 17. 0x0200 CLK_CPU
默认值：0x00010000			CPU 时钟 (CPU Clock)
位域	类型	默认值	描述
31:21	-	-	-
20:16	R/W	0x1	CPU_AXI_CLK_DIV CPUAXI 总线时钟除频，除频系数为 DIV + 1(1~32) 注：时钟源来自 CPU 时钟
15:9	-	-	-
8	R/W	0x0	CPU_CLK_SEL CPU 时钟源选择 0：CLK_24M 1：PLL_INT0/(DIV+1)，除频系数为 DIV+1(1~32) 50% 占空比，支持动态调频。
7:5	-	-	-
4:0	R/W	0x0	CPU_CLK_DIV 输入时钟除频系数

0x0204 CLK_DM


默认值：0x00000000			DM 时钟 (DM Clock)
位域	类型	默认值	描述
31:9	-	-	-
8	R/W	0x0	DM_CLK_SELDM 时钟源选择 0：CLK_24M 1：PLL_INT0/(DIV+1)，除频系数为 DIV+1(1~32) 50% 占空比，支持动态调频。
7:5	-	-	-
4:0	R/W	0x0	DM_CLK_DIV 输入时钟除频系数

0x020C CLK_WDOG

表 18. 0x020C CLK_WDOG
默认值：0x00000000			WDOG 时钟 (WDOG Clock)
位域	类型	默认值	描述
31:29	-	-	-
28	R/W	0x0	CLK_WDOG_WR_DIS CLK_WDOG 寄存器写失效 0：控制位可写 1：控制位写失效注：该位一旦写 1 后该寄存器无法写入，即通过软件无法清零，只有在下次复位 CMU 总线的时候才能清零实现配置。
27:14	-	-	-
13	R/W	0x0	WDOG_MOD_RSTN WDOG 模块复位控制 0：复位有效 1：复位无效
12	R/W	0x0	WDOG_BUS_EN WDOG 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	WDOG_CLK_EN WDOG 时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0210 CLK_DDR


默认值：0x00000000			DDR 时钟 (DDR Clock)
位域	类型	默认值	描述
31:20	-	-	-
19	R/W	0x0	AXI_RSTN AXI 总线复位控制 0：复位有效 1：复位放开
18	R/W	0x0	AXI_CLK_EN AXI 总线时钟使能 0：关闭总线时钟 1：使能总线时钟
17	R/W	0x0	AHB_RSTN AHB 总线复位控制 0：复位有效 1：复位放开
16	R/W	0x0	AHB_CLK_EN AHB 总线时钟使能 0：关闭总线时钟 1：使能总线时钟
15	R/W	0x0	PHY_APB_RSTN PHYAPB 总线复位控制 0：复位有效 1：复位放开
14	R/W	0x0	PHY_APB_CLK_EN PHYAPB 总线时钟使能 0：关闭总线时钟 1：使能总线时钟
13	R/W	0x0	PHY_RSTN PHY 复位控制 0：复位有效 1：复位放开
12	R/W	0x0	PHY_CLK_EN PHY 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
11	R/W	0x0	CTLR_APB_RSTN 控制器 APB 总线复位控制 0：复位有效 1：复位放开
10	R/W	0x0	CTLR_APB_CLK_EN 控制器 APB 总线时钟使能 0：关闭总线时钟 1：使能总线时钟
9	R/W	0x0	CTLR_RSTN 控制器复位控制 0：复位有效 1：复位放开
8	R/W	0x0	CTLR_CLK_EN 控制器时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	CTLR_CLK_DIV 输入时钟除频系数除频系数为 DIV + 1(1~32)，50% 占空比，支持动态调频。

0x0220 CLK_DISP


默认值：0x00000000			DISP 时钟 (DISP Clock)
位域	类型	默认值	描述
31:14	-	-	-
13:12	R/W	0x0	PIXCLK_DIV_SEL 像素时钟除频设置，像素时钟来源于串行时钟 0：整数除频，50% 占空比除频系数为2L × (M + 1) 1：固定 3.5 除频，非 50% 占空比 2：固定 4.5 除频，非 50% 占空比
11:10	R/W	0x0	PIXCLK_DIV_L 像素时钟除频系数 L 除频系数为 2L (1/2/4/8)，50% 占空比。
9	-	-	-
8:4	R/W	0x0	PIXCLK_DIV_M 像素时钟除频系数M 除频系数为 M+1(1~32)，50% 占空比。
3	-	-	-
2:0	R/W	0x0	SCLK_DIV_N 串行时钟除频系数，串行时钟源于 PLL_FRA2。除频系数为 2N(1/2/4/8/16/32/64/128)，50% 占空比。

0x0410 CLK_DMA

表 19. 0x0410 CLK_DMA
默认值：0x00000000			DMA 时钟 (DMA Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0418 CLK_CE

表 20. 0x0418 CLK_CE
默认值：0x00000000			CE 时钟 (CE Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x041C CLK_USB_DEV

表 21. 0x041C CLK_USB_DEV
默认值：0x00000000			USB_DEV 时钟 (USB_DEV Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0420 CLK_USB_HOST0


默认值：0x00000000			USB_HOST0 时钟 (USB_HOST0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0424 CLK_USB_HOST1


默认值：0x00000000			USB_HOST1 时钟 (USB_HOST1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0430 CLK_USB_PHY

表 22. 0x0430 CLK_USB_PHY
默认值：0x00000000			USB_PHY0 时钟 (USB_PHY Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12:9	-	-	-
8	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
7:0	-	-	-

0x0434 CLK_USB_PHY1


默认值：0x00000000			USB_PHY1 时钟 (USB_PHY1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:0	-	-	-

0x0440 CLK_GMAC0


默认值：0x00000000			GMAC0 时钟 (GMAC0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0444 CLK_GMAC1


默认值：0x00000000			GMAC1时钟 (GMAC1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0460 CLK_QSPI0

表 23. 0x0460 CLK_QSPI0
默认值：0x00000000			QSPI0 时钟 (QSPI0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0464 CLK_QSPI1

表 24. 0x0464 CLK_QSPI1
默认值：0x00000000			QSPI1 时钟 (QSPI1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0468 CLK_QSPI2

表 25. 0x0468 CLK_QSPI2
默认值：0x00000000			QSPI2 时钟 (QSPI2 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x046C CLK_QSPI3

表 26. 0x046C CLK_QSPI3
默认值：0x00000000			QSPI3 时钟 (QSPI3 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0470 CLK_SDMC0


默认值：0x00000000			SDMC0 时钟 (SDMC0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0474 CLK_SDMC1


默认值：0x00000000			SDMC1 时钟 (SDMC1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x0478 CLK_SDMC2


默认值：0x00000000			SDMC2 时钟 (SDMC2 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x04A0 CLK_PBUS

表 27. 0x04A0 CLK_PBUS
默认值：0x00000000			PBUS 时钟 (PBUS Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开注：该寄存器对USB_PHY无效
11:0	-	-	-

0x0800 CLK_SYSCFG

表 28. 0x0800 CLK_SYSCFG
默认值：0x00000000			SYSCFG 时钟 (SYSCFG Clock)
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0810 CLK_SPI_ENC

表 29. 0x0810 CLK_SPI_ENC
默认值：0x00000000			SPI_ENC 时钟 (SPI_ENC Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0814 CLK_PWMCS

表 30. 0x0814 CLK_PWMCS
默认值：0x00000000			PWMCS 时钟 (PWMCS Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0818 CLK_PSADC

表 31. 0x0818 CLK_ADC
默认值：0x00000000			ADC 时钟 (ADC Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV+1,50%占空比

0x081C CLK_MTOP


默认值：0x00000000			MTOP 时钟 (MTOP Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0820 CLK_I2S0


默认值：0x00000000			I2S0时钟 (I2S0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0824 CLK_I2S1


默认值：0x00000000			I2S1 时钟 (I2S1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0830 CLK_AUDIO


默认值：0x00000000			AUDIO 时钟 (AUDIO Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0:寄存器总线关闭 1:寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x083C CLK_GPIO

表 32. 0x083C CLK_GPIO
默认值：0x00000000			GPIO 时钟 (GPIO Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：使能模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0840 CLK_UART0

表 33. 0x0840 CLK_UART0
默认值：0x00000000			UART0时钟 (UART0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0844 CLK_UART1

表 34. 0x0844 CLK_UART1
默认值：0x00000000			UART1 时钟 (UART1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0848 CLK_UART2

表 35. 0x0848 CLK_UART2
默认值：0x00000000			UART2 时钟 (UART2 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x084C CLK_UART3

表 36. 0x084C CLK_UART3
默认值：0x00000000			UART3 时钟 (UART3 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0850 CLK_UART4

表 37. 0x0850 CLK_UART4
默认值：0x00000000			UART4 时钟 (UART4 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0854 CLK_UART5

表 38. 0x0854 CLK_UART5
默认值：0x00000000			UART5 时钟 (UART5 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0858 CLK_UART6

表 39. 0x0858 CLK_UART6
默认值：0x00000000			UART7 时钟 (UART7 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x085C CLK_UART7

表 40. 0x085C CLK_UART7
默认值：0x00000000			UART7 时钟 (UART7 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0880 CLK_LCD


默认值：0x00000000			LCD 时钟 (LCD Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0884 CLK_LVDS


默认值：0x00000000			LVDS 时钟 (LVDS Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0888 CLK_MIPI_DSI


默认值：0x00000000			MIPI_DSI 时钟 (MIPI_DSI Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0890 CLK_DVP


默认值：0x00000000			DVP 时钟 (DVP Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x08C0 CLK_DE


默认值：0x00000000			DE 时钟 (DE Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x08C4 CLK_GE


默认值：0x00000000			GE 时钟 (GE Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x08C8 CLK_VE


默认值：0x00000000			VE 时钟 (VE Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0x0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0x0	MOD_CLK_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:4	-	-	-
3:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数除频系数为 DIV+1(1~32)，50% 占空比。

0x0904 CLK_SID

表 41. 0x0904 CLK_SID
默认值：0x00000000			SID 时钟 (SID Clock)
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	1	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:0	-	-	-

0x0908 CLK_RTC


默认值：0x00000000			RTC 时钟 (RTC Clock)
位域	类型	默认值	描述
31:13	-	-	-
12	R/W	1	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x090C CLK_GTC

表 42. 0x090C CLK_GTC
默认值：0x00000000			GTC 时钟 (GTC Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0960 CLK_I2C0

表 43. 0x0960 CLK_I2C0
默认值：0x00000000			I2C0 时钟 (I2C0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0964 CLK_I2C1

表 44. 0x0964 CLK_I2C1
默认值：0x00000000			I2C1 时钟 (I2C1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0968 CLK_I2C2

表 45. 0x0968 CLK_I2C2
默认值：0x00000000			I2C2 时钟 (I2C2 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x096C CLK_I2C3


默认值：0x00000000			I2C3 时钟 (I2C3 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0980 CLK_CAN0

表 46. 0x0980 CLK_CAN0
默认值：0x00000000			CAN0 时钟 (CAN0 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0984 CLK_CAN1

表 47. 0x0984 CLK_CAN1
默认值：0x00000000			CAN1时钟 (CAN1 Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0990 CLK_PWM

表 48. 0x0990 CLK_PWM
默认值：0x00000000			PWM 时钟 (PWM Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x09A0 CLK_ADCIM

表 49. 0x09A0 CLK_ADCIM
默认值：0x00000000			ADCIM 时钟 (ADCIM Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:9	-	-	-
8	R/W	0	CLK_OUT_EN 模块时钟使能 0：关闭模块时钟 1：打开模块时钟
7:5	-	-	-
4:0	R/W	0x0	MOD_CLK_DIV 模块时钟除频系数，除频系数为 DIV + 1，50% 占空比。

0x09A4 CLK_GPAI


默认值：0x00000000			GPAI 时钟 (GPAI Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x09A8 CLK_RTP


默认值：0x00000000			RTP 时钟 (RTP Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x09AC CLK_THS

表 50. 0x09AC CLK_THS
默认值：0x00000000			THS 时钟 (THS Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x09B0 CLK_CIR


默认值：0x00000000			CIR 时钟 (CIR Clock)
位域	类型	默认值	描述
31:14	-	-	-
13	R/W	0x0	MOD_RSTN 模块复位控制 0：复位有效 1：复位放开注：此信号同时复位模块和寄存器总线。
12	R/W	0	MOD_BUS_EN 总线时钟使能 0：寄存器总线关闭 1：寄存器总线放开
11:0	-	-	-

0x0FFC CMU_VER

表 51. 0x0FFC CMU_VER
默认值：0x00000100			CMU 版本 (CMU Version)
位域	类型	默认值	描述
31:0	RO	0x00000100	VERSION 版本 V1.0