寄存器描述
0x000 PLL_INT0_GEN
| 默认值:0x08002010 | PLL_INT0 通用 (PLL_INT0 General) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:29 | - | - | - |
| 28:24 | R/W | 0x8 | PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | PLL_OUT_MUX 锁相环输出选择
该选择不受其他寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用;在启动和休眠场景也可使用 OSC_24M 时钟。 |
| 19 | R/W | 0x0 | FACTOR_M_EN 锁相环输出除频系数使能
|
| 18 | R/W | 0x0 | PLL_OUT_SYS 锁相环输出到系统使能
|
| 17 | R | 0x0 | PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其他操作,保证
PLL 正常使用。 |
| 16 | R/W | 0x0 | PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
| 15:8 | R/W | 0x20 | FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
| 7:6 | - | - | - |
| 5:4 | R/W | 0x1 | FACTOR_M 锁相环输出除频系数 FACTOR_M ≠0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
| 3:1 | - | - | - |
| 0 | R/W | 0 | FACTOR_P 锁相环输入除频系数 |
0x004 PLL_INT1_GEN
| 默认值:0x08003010 | PLL_INT1 通用 (PLL_INT1 General) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:29 | - | - | - |
| 28:24 | R/W | 0x8 | PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | PLL_OUT_MUX 锁相环输出选择
该选择不受其他寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用;在启动和休眠场景也可使用 OSC_24M 时钟。 |
| 19 | R/W | 0x0 | FACTOR_M_EN 锁相环输出除频系数使能
|
| 18 | R/W | 0x0 | PLL_OUT_SYS 锁相环输出到系统使能
|
| 17 | R | 0x0 | PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其他操作,保证 PLL 正常使用。 |
| 16 | R/W | 0x0 | PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
| 15:8 | R/W | 0x30 | FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
| 7:6 | - | - | - |
| 5:4 | R/W | 0x1 | FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
| 3:1 | - | - | - |
| 0 | R/W | 0 | FACTOR_P 锁相环输入除频系数 |
0x020 PLL_FRA0_GEN
| 默认值:0x08002010 | PLL_FRA0 通用 (PLL_FRA0 General) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:29 | - | - | - |
| 28:24 | R/W | 0x8 | PLL_ICP 锁相环环路带宽调节 数值越小带宽越低 |
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | PLL_OUT_MUX 锁相环输出选择
该选择不受其他寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用;在启动和休眠场景也可使用 OSC_24M 时钟 |
| 19 | R/W | 0x0 | FACTOR_M_EN 锁相环输出除频系数使能
|
| 18 | R/W | 0x0 | PLL_OUT_SYS 锁相环输出到系统使能
|
| 17 | R | 0x0 | PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其他操作,保证 PLL 正常使用。 |
| 16 | R/W | 0x0 | PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P+1)*(N+1) / (M+1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
| 15:8 | R/W | 0x20 | FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
| 7:6 | - | - | - |
| 5:4 | R/W | 0x1 | FACTOR_M 锁相环输出除频系数 FACTOR_M ≠ 0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
| 3:1 | - | - | - |
| 0 | R/W | 0 | FACTOR_P 锁相环输入除频系数 |
0x028 PLL_FRA2_GEN
| 默认值:0x08002010 | PLL_FRA2 通用 (PLL_FRA2 General) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:29 | - | - | - |
| 28:24 | R/W | 0x8 | PLL_ICP 锁相环环路带宽调节数值越小带宽越低 |
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | PLL_OUT_MUX 锁相环输出选择
该选择不受其他寄存器影响,PLL 损坏不工作时,时钟可旁路为 OSC_24M 时钟使用;在启动和休眠场景也可使用 OSC_24M 时钟。 |
| 19 | R/W | 0x0 | FACTOR_M_EN 锁相环输出除频系数使能
|
| 18 | R/W | 0x0 | PLL_OUT_SYS 锁相环输出到系统使能
|
| 17 | R | 0x0 | PLL_LOCK 锁相环锁定状态
注: 在锁相环使能后,查询该寄存器等待稳定再进行其他操作,保证 PLL 正常使用。 |
| 16 | R/W | 0x0 | PLL_EN 锁相环电路使能
锁相环输出频率 PLL_O = 24 / (P + 1) * (N + 1) / (M + 1) MHz,P、N、M 分别为 FACTOR_P、FACTOR_N、FACTOR_M。 |
| 15:8 | R/W | 0x20 | FACTOR_N 锁相环倍频系数在应用中,N 配置范围为 14 到 199。 |
| 7:6 | - | - | - |
| 5:4 | R/W | 0x1 | FACTOR_M 锁相环输出除频系数 FACTOR_M≠0 时,需要配置 FACTOR_M_EN = 1 锁相环才有输出。 |
| 3:1 | - | - | - |
| 0 | R/W | 0x0 | FACTOR_P 锁相环输入除频系数 |
0x040 PLL_INT0_CFG
| 默认值:0x240C4010 | PLL_INT0 配置 (PLL_INT0 Configuration) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31 | - | - | - |
| 30:28 | R/W | 0x2 | PLL_LOCK_TIME |
| 27 | - | - | - |
| 26:24 | R/W | 0x4 | PLL_IVCO |
| 23:22 | - | - | - |
| 21:20 | R/W | 0x0 | PLL_VCO_SEL |
| 19 | R/W | 0x1 | PLL_VCO_RST |
| 18:16 | R/W | 0x4 | PLL_VCO_GAIN |
| 15 | - | - | - |
| 14:8 | R/W | 0x40 | PLL_B |
| 7 | - | - | - |
| 6:0 | R/W | 0x10 | PLL_CINT PLL 初始振荡频率 |
0x044 PLL_INT1_CFG
| 默认值:0x240C4010 | PLL_INT1 配置 (PLL_INT1 Configuration) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31 | - | - | - |
| 30:28 | R/W | 0x2 | PLL_LOCK_TIME |
| 27 | - | - | - |
| 26:24 | R/W | 0x4 | PLL_IVCO |
| 23:22 | - | - | - |
| 21:20 | R/W | 0x0 | PLL_VCO_SEL |
| 19 | R/W | 0x1 | PLL_VCO_RST |
| 18:16 | R/W | 0x4 | PLL_VCO_GAIN |
| 15 | - | - | - |
| 14:8 | R/W | 0x40 | PLL_B |
| 7 | - | - | - |
| 6:0 | R/W | 0x10 | PLL_CINT PLL 初始振荡频率 |
0x060 PLL_FRA0_CFG
| 默认值:0x00000000 | PLL_FRA0 配置 (PLL_FRA0 Configuration) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:25 | - | - | - |
| 24 | R/W | 0x0 | DITHER_EN 小数分频使能
|
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | FRA_EN 小数分频使能
|
| 19:17 | - | - | - |
| 16:0 | R/W | 0x0 | FRA_IN 小数分频使能
|
0x068 PLL_FRA2_CFG
| 默认值:0x00000000 | PLL_FRA2 配置 (PLL_FRA2 Configuration) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:25 | - | - | - |
| 24 | R/W | 0x0 | DITHER_EN 抖动使能
该字段为内部调试使用 |
| 23:21 | - | - | - |
| 20 | R/W | 0x0 | FRA_EN 小数分频使能
|
| 19:17 | - | - | - |
| 16:0 | R/W | 0x0 | FRA_IN 小数分频系数 |
0x080 PLL_FRA0_SDM
| 默认值:0x00000000 | PLL_FRA0 展频 (PLL_FRA0 Spread Spectrum) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31 | R/W | 0x0 | SDM_EN 展频使能
|
| 30:29 | R/W | 0x0 | SDM_MODE 展频模式
|
| 28:20 | R/W | 0x0 | SDM_STEP 展频步进 |
| 19 | - | - | - |
| 18:17 | R/W | 0x0 | SDM_FREQ 展频频率
|
| 16:0 | R/W | 0x0 | SDM_BOT 展频底线 该位域越小表示幅度越大 |
0x088 PLL_FRA2_SDM
| 默认值:0x00000000 | PLL_FRA2 展频 (PLL_FRA2 Spread Spectrum) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31 | R/W | 0x0 | SDM_EN 展频使能
|
| 30:29 | R/W | 0x0 | SDM_MODE 展频模式
|
| 28:20 | R/W | 0x0 | SDM_STEP 展频步进 |
| 19 | - | - | - |
| 18:17 | R/W | 0x0 | SDM_FREQ 展频频率
|
| 16:0 | R/W | 0x0 | SDM_BOT 展频底线 该位域越小表示幅度越大 |
0x0A0 PLL_COM
| 默认值:0x80000009 | PLL 公共 (PLL Common) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31 | R/W | 0x1 | COMMON_GATE 整个电路使能 (包括 PLL/ LDO/ BIAS)
|
| 30:4 | - | - | - |
| 3:1 | R/W | 0x4 | LDO_VSET LDO 电压设置
|
| 0 | R/W | 0x1 | LDO_EN LDO 使能
|
0x0A4 PLL_IN
| 默认值:0xE0004032 | PLL 输入 (PLL Input) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:30 | R/W | 0x3 | XTAL_GM24M 晶体驱动调节值 越大表示驱动越强 |
| 29 | R/W | 0x1 | XTAL_START24M 晶体启动
该寄存器在晶体起振后可以关闭,节省功耗 |
| 28 | R/W | 0x1 | XTAL_ENXTAL 振荡使能
|
| 14:8 | R/W | 0x40 | OSC_OUT_TR24M 振荡器频率配置
每一档对应 187.5 KHz。 |
| 7 | - | - | - |
| 6:4 | R/W | 0x3 | OSC_OUT_SEL(OSC_OUT_TR=1000000)24M 振荡器频率选择输出
|
| 3:2 | - | - | - |
| 1 | R/W | 0x1 | OSC24M_ENOSC24M 振荡使能
|
| 0 | - | - | - |
0x100 CLK_AXI_AHB
| 默认值:0x00000000 | AXI AHB 时钟 (AXI & AHB Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:9 | - | - | - |
| 8 | R/W | 0x0 | BUS_CLK_SEL 总线时钟选择
除频系数为 DIV + 1,50% 占空比,支持动态调频。 |
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | BUS_CLK_DIV |
0x120 CLK_APB0
| 默认值:0x00000000 | APB0 时钟 (APB0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:9 | - | - | - |
| 8 | R/W | 0x0 | BUS_CLK_SEL 总线时钟选择
除频系数为 DIV + 1,50% 占空比,支持动态调频。 |
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | BUS_CLK_DIV |
0x200 CLK_CPU
| 默认值:0x00000000 | CPU 时钟 (CPU Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:9 | - | - | - |
| 8 | R/W | 0x0 | CPU_CLK_SEL CPU 时钟源选择
50% 占空比,支持动态调频。 |
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | CPU_CLK_DIV 输入时钟除频系数 |
0x20C CLK_WDOG
| 默认值:0x00000000 | WDOG 时钟 (WDOG Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:29 | - | - | - |
| 28 | R/W | 0x0 | CLK_WDOG_WR_DIS CLK_WDOG 寄存器写失效
|
| 27:14 | - | - | - |
| 13 | R/W | 0x0 | WDOG_RSTN WDOG
复位控制
|
| 12 | R/W | 0x0 | WDOG_BUS_EN WDOG 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | WDOG_CLK_EN WDOG
时钟使能
|
| 7:0 | - | - | - |
0x220 CLK_DISP
| 默认值:0x00000000 | DISP 时钟 (DISP Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:13 | - | - | - |
| 12 | R/W | 0x0 | PIXCLK_DIV_SEL 像素时钟除频设置,像素时钟来源于串行时钟
|
| 11:10 | R/W | 0x0 | PIXCLK_DIV_L 像素时钟除频系数 L 除频系数为 2L (1/2/4/8),50% 占空比。 |
| 9 | - | - | - |
| 8:4 | R/W | 0x0 | PIXCLK_DIV_M 像素时钟除频系数 M 除频系数为 M+1(1~32),50% 占空比。 |
| 3 | - | - | - |
| 2:0 | R/W | 0x0 | SCLK_DIV_N 串行时钟除频系数,串行时钟源于 PLL_FRA2。 除频系数为 2N(1/2/4/8/16/32/64/128),50% 占空比。 |
0x230 CLK_AUD_SCLK
| 默认值:0x00000000 | AUDIO 串行时钟 (Audio Serial Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:9 | - | - | - |
| 8 | R/W | 0x0 | AUD_CLK_SEL 时钟源选择
|
| 7:5 | - | - | - |
| 4:0 | R/W | 0x0 | SCLK_DIV SCLK 除频系数,SCLK 来源于 PLL_INT1。 除频系数为
DIV+1(1~32),50%占空比。当 PLL 配置为 588 MHz:
|
0x40C CLK_DMA1
| 默认值:0x00000000 | DMA1 时钟 (DMA1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x410 CLK_DMA
| 默认值:0x00000000 | DMA 时钟 (DMA Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x414 CLK_DCE
| 默认值:0x00000000 | DCE 时钟 (DCE Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x45C CLK_XSPI
| 默认值:0x00000000 | XSPI 时钟 (XSPI Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x460 CLK_QSPI0
| 默认值:0x00000000 | QSPI0 时钟 (QSPI0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x464 CLK_QSPI1
| 默认值:0x00000000 | QSPI1 时钟 (QSPI1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x470 CLK_SDMC0
| 默认值:0x00000000 | SDMC0 时钟 (SDMC0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x474 CLK_SDMC1
| 默认值:0x00000000 | SDMC1 时钟 (SDMC1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x800 CLK_SYSCFG
| 默认值:0x00000000 | SYSCFG 时钟 (SYSCFG Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:13 | - | - | - |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x810 CLK_SPI_ENC
| 默认值:0x00000000 | SPI_ENC 时钟 (SPI_ENC Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x81C CLK_MTOP
| 默认值:0x00000000 | MTOP 时钟 (MTOP Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x830 CLK_AUDIO
| 默认值:0x00000000 | AUDIO 时钟 (AUDIO Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x83C CLK_GPIO
| 默认值:0x00000000 | GPIO 时钟 (GPIO Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。
|
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x840 CLK_UART0
| 默认值:0x00000000 | UART0 时钟 (UART0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x844 CLK_UART1
| 默认值:0x00000000 | UART1 时钟 (UART1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x848 CLK_UART2
| 默认值:0x00000000 | UART2 时钟 (UART2 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x84C CLK_UART3
| 默认值:0x00000000 | UART3 时钟 (UART3 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x880 CLK_LCD
| 默认值:0x00000000 | LCD 时钟 (LCD Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x8C0 CLK_DE
| 默认值:0x00000000 | DE 时钟 (DE Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x8C4 CLK_GE
| 默认值:0x00000000 | GE 时钟 (GE Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x8C8 CLK_VE
| 默认值:0x00000000 | VE 时钟 (VE Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0x0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0x0 | MOD_CLK_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x904 CLK_SID
| 默认值:0x00000000 | SID 时钟 (SID Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:13 | - | - | - |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 1 | CLK_OUT_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x90C CLK_GTC
| 默认值:0x00000000 | GTC 时钟 (GTC Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x960 CLK_I2C0
| 默认值:0x00000000 | I2C0 时钟 (I2C0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x964 CLK_I2C1
| 默认值:0x00000000 | I2C1 时钟 (I2C1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x980 CLK_CAN0
| 默认值:0x00000000 | CAN0 时钟 (CAN0 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x984 CLK_CAN1
| 默认值:0x00000000 | CAN1 时钟 (CAN1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x990 CLK_PWM
| 默认值:0x00000000 | PWM 时钟 (PWM Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0 | CLK_OUT_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x994 CLK_PWM1
| 默认值:0x00000000 | PWM1 时钟 (PWM1 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x998 CLK_PWM2
| 默认值:0x00000000 | PWM2 时钟 (PWM2 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x99C CLK_PWM3
| 默认值:0x00000000 | PWM3 时钟 (PWM3 Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0 | CLK_OUT_EN 模块时钟使能
|
| 7:4 | - | - | - |
| 3:0 | R/W | 0x0 | MOD_CLK_DIV 模块时钟除频系数,除频系数为 DIV + 1,50% 占空比。 |
0x9A0 CLK_ADCIM
| 默认值:0x00000000 | ADCIM 时钟 (ADCIM Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:9 | - | - | - |
| 8 | R/W | 0 | CLK_OUT_EN 模块时钟使能
|
| 7:0 | - | - | - |
0x9A4 CLK_GPAI
| 默认值:0x00000000 | GPAI 时钟 (GPAI Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x9A8 CLK_RTP
| 默认值:0x00000000 | RTP 时钟 (RTP Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x9AC CLK_THS
| 默认值:0x00000000 | THS 时钟 (THS Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0x9B0 CLK_CIR
| 默认值:0x00000000 | CIR 时钟 (CIR Clock) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:14 | - | - | - |
| 13 | R/W | 0x0 | MOD_RSTN 模块复位控制
注: 此信号同时复位模块和寄存器总线。 |
| 12 | R/W | 0 | MOD_BUS_EN 总线时钟使能
|
| 11:0 | - | - | - |
0xFFC CMU_MOD_VER
| 默认值:0x00000102 | CMU 模块版本 (CMU Module Version) | ||
|---|---|---|---|
| 位域 | 类型 | 默认值 | 描述 |
| 31:0 | RO | 0x00000102 | VERSION 版本 V1.2 |
