中断产生机制
ADC 模块支持产生中断信号，如上图所示，根据用户的需要，配置寄存器使能相应的信号源作为中断信号即可。
其中中断信号源依次为如下：
-
Q1_INT：指示完成队列1（或队列QC）所有节点的采样转换的标记信号；
-
Q1_FRDY：指示队列1（或队列QC）的FIFO达到了阈值的标记信号；
-
Q1_FERR：指示队列1（或队列QC）的FIFO出现异常的标记信号；
-
Q2_INT：指示完成队列2所有节点的采样转换的标记信号；
-
Q2_FRDY：指示队列2的FIFO达到了阈值的标记信号；
-
Q2_FERR：指示队列2 的FIFO出现异常的标记信号。