Edit online

寄存器描述

0x000 PBUS_CFG0

默认值：0x00000001 PBUS配置0（PBUS_Configuration_0）
位域 类型 默认值 描述
31:12 - - -
11 R/W 0 NOE_POL（外设输出使能极性控制）
此字段用于控制外设输出使能NOE的输出极性。
  • 0: NOE低电平有效
  • 1: NOE高电平有效。
10 R/W 0 NWE_POL（读写指示信号极性控制）
此字段用于控制读写指示NWE的输出极性。
  • 0: NWE低电平为写，高电平为读
  • 1: NWE高电平为写，低电平为读。
9 R/W 0 NADV_POL（地址有效信号极性控制）
此字段用于控制地址有效NADV的输出极性。
  • 0: NADV低电平有效
  • 1: NADV高电平有效。
8 R/W 0 NCS_POL（外设片选信号极性控制）
此字段用于控制外设片选NCS的输出极性。
  • 0: NCS低电平有效
  • 1: NCS高电平有效。
7:6 - - -
5 R/W 0 CLK_POL（总线时钟极性控制）
此字段用于控制PBUS CLK的输出极性。
  • 0: 控制信号与地址/数据总线在下降沿发生跳变
  • 1: 控制信号与地址/数据总线在上升沿发生跳变。
4 R/W 0 CLK_OE（总线时钟输出使能）
当总线工作在同步模式（Sync）时，需要通过此字段使能总线时钟信号输出。
  • 0：禁止时钟信号输出，被访问外设不需要时钟信号，工作在异步模式
  • 1：使能时钟信号输出，被访问外设需要时钟信号，工作在同步模式。
3:2 - - -
1:0 R/W 0x1 CLK_DIV（总线时钟分频）总线时钟（PBUS CLK）从模块AHB总线的HCLK经过分频产生
此字段控制总线时钟的分频系数。
  • 0: 未定义
  • 1: HCLK/2
  • 2: HCLK/4
  • 3: HCLK/8

0x004 PBUS_CFG1

默认值：0x26310802 PBUS配置1（PBUS_Configuration_1）
位域 类型 默认值 描述
31:28 R/W 0x2 TH_WD（写数据输出保持时间）

此字段规定了写数据输出（WDAT）每次有效的保持时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示THwd参数为0~15个PBUS CLK周期。
注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
27:24 R/W 0x6 TD_WD（写数据输出延迟时间）

此字段规定了写数据输出（WDAT）相对于NCS有效时刻的延迟时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示TDwd参数为0~15个PBUS CLK周期。
23:20 R/W 0x3 TH_AD（地址输出保持时间）

此字段规定了地址输出（ADDR）每次有效的保持时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示THad参数为0~15个PBUS CLK周期。
注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
19:16 R/W 0x1 TD_AD（地址输出延迟时间）

此字段规定了地址输出（ADDR）相对于NCS有效时刻的延迟时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示TDad参数为0~15个PBUS CLK周期。
15:13 - - -
12:8 R/W 0x8 TH_CS（外设片选信号的有效保持时间）

此字段规定了外设片选信号（NCS）每次有效的保持时间，单位为PBUS CLK的周期数。

此字段有效值为0~31，分别表示TDcs参数为0~31个PBUS CLK周期。

注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
7:5 - - -
4:0 R/W 0x2 TD_CS（外设片选信号的有效最小间隔）

此字段规定了外设片选信号（NCS）连续两次有效的最小间隔，单位为PBUS CLK的周期数。

此字段有效值为0~31，分别表示TDcs参数为0~31个PBUS CLK周期。

0x008 PBUS_CFG2

默认值：0x00256121 PBUS配置2（PBUS_Configuration_2）
位域 类型 默认值 描述
31:24 - - -
23:20 R/W 0x2 TH_OE（外设输出使能保持时间）

此字段规定了外设输出使能（NOE）每次有效的保持时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示THoe参数为0~15个PBUS CLK周期。

注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
19:16 R/W 0x5 TD_OE（外设输出使能延迟时间）

此字段规定了外设输出使能（NOE）相对于NCS有效时刻的延迟时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示TDoe参数为0~15个PBUS CLK周期。
15:12 R/W 0x6 TH_WE（读写控制信号保持时间）

此字段规定了读写控制信号（NWE）每次有效的保持时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示THwe参数为0~15个PBUS CLK周期。
注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
11:8 R/W 0x1 TD_WE（读写控制信号延迟时间）

此字段规定了地址有效信号（NWE）相对于NCS有效时刻的延迟时间，单位为PBUS CLK的周期数。

此字段有效值为0~15，分别表示TDwe参数为0~15个PBUS CLK周期。
7:4 R/W 0x2 TH_ADV（地址有效信号保持时间）
此字段规定了地址有效信号（NCS）每次有效的保持时间，单位为PBUS CLK的周期数。此字段有效值为0~15，分别表示THadv参数为0~15个PBUS CLK周期。
注： 此字段配置可以设为0，但使用上时序的要求不允许设为0
3:0 R/W 0x1 TD_ADV（地址有效信号延迟时间）

此字段规定了地址有效信号（NADV）相对于NCS有效时刻的延迟时间，单位为PBUS CLK的周期数。

此字段有效值为 0~15，分别表示TDadv参数为0~15个PBUS CLK周期。

0xFFC VERSION

默认值：0x00000100 PBUS版本号（VERSION）
位域 类型 默认值 描述
31:0 RO 0x00000100 Version（模块版本号）

采用 BCD 码显示，V1.0