



G73_x 数据手册

Version 1.2

修订日期： 2025-01-08

版权声明

本文档是匠芯创科技（“ArtInChip”）的原创作品，匠芯创科技拥有该文档的全部版权。全部或部分复制必须获得匠芯创科技的书面批准，并向版权所有人明确确认。凡侵犯本公司版权等知识产权的，本公司将保留依法追究其法律责任的权利。

在法律允许的范围内，在此声明：使用前请仔细阅读合同条款和条件以及相关说明，并严格遵守本文档中的说明。匠芯创科技不对不当行为的后果（包括但不限于电压过高、超频或温度过高）承担任何责任。

匠芯创科技提供的信息仅作为参考或典型应用，本文档中的所有声明、信息和建议不构成任何明示或暗示的担保。匠芯创科技保留随时更改电路设计和/或规格的权利，恕不另行通知。

客户应全权负责获得实施解决方案/产品可能需要的第三方许可，匠芯创科技不承担任何与第三方许可相关的许可费或特许权使用费。对于任何要求的第三方许可证所涵盖的事项，匠芯创科技不承担任何保证、赔偿或其他义务。

凡以任何方式直接或间接使用本文档资料者，视为自愿接受本文档声明的约束。

修订记录

表 0-1 修订记录

版本	日期	章节	修订说明
V1.0	2023-06-15	-	初版
V1.1	2023-12-04	功能特性	增加 EPWM、CAP 功能和计时器描述。
		产品对比	增加 EPWM 和 CAP 规格信息。
		封装信息	增加 EPWM 和 CAP 复用功能。
V1.2	2025-01-09	-	新增 G730BDU 型号。

内容

版权声明.....	ii
修订记录.....	iii
1. G73x 简介.....	5
2. 功能特性.....	7
3. 产品信息.....	11
4. 电气特性.....	12
4.1. 运行条件.....	12
4.1.1. 最大极限值.....	12
4.1.2. 建议运行条件.....	12
4.2. 上下电时序及复位.....	12
4.2.1. 上下电时序.....	12
4.2.2. 复位源.....	12
4.3. 内置 LDO 电气特性.....	12
4.3.1. LD025.....	12
4.3.2. LD018.....	13
4.3.3. LD01x.....	13
4.4. 时钟.....	13
4.5. IO 电气特性.....	13
5. 封装信息.....	15
5.1. 引脚分布.....	15
5.1.1. G730BDU QFN68.....	15
5.1.2. G730CES QFN88.....	16
5.1.3. G730EES QFN100.....	17
5.2. 引脚属性	17
5.3. 引脚复用.....	25
5.3.1. G73x 功能复用表.....	25
5.3.2. G730CES QFN88 封装引脚说明.....	27
5.3.3. G730EES QFN100 封装引脚说明.....	29
5.3.4. G730BDU 功能复用表.....	32
5.3.5. G730BDU QFN68 封装引脚说明.....	34
5.4. 引脚描述.....	34
5.5. 封装尺寸.....	37
5.5.1. G730BDU QFN68.....	37
5.5.2. G730EES QFN100.....	41

1. 简介

G73x 是一款基于 RISC-V 高算力、国产自主、为工业应用设计的 MCU。它采用 5 级流水线处理器架构和高速时钟频率，支持浮点运算及 DSP 指令，同时带有丰富的外设接口用于信号采集及实时数据分析，具有高可靠性、高开放性，可广泛应用于工业控制等领域。




图 1-1 G73x 功能框图

G730BDU 内置专用的 QR Codec 引擎，支持多种码制的全码库识别。配备硬件加解密模块，支持多种加密算法，包括 DES、TDES、AES、RSA、SHA 等主流加密算法，同时带有强大的 2D 加速、JPEG 编解码引擎，高速的 DVP、USB、PWM 接口，流畅支持卷帘与全局摄像头，可广泛应用于二维码扫码、打印等终端，尤其是对速度、体积、成本敏感的金融安全支付等设备。




图 1-2 G730BDU 功能框图

ArtInChip

2. 功能特性

• CPU 内核

- 单核 E907, RV32IMAFDCP 指令架构, 480MHz@1.1V
- 一级指令缓存 32KB, 一级数据缓存 32KB
- 单精度/双精度浮点单元, 集成 DSP 指令集
- 物理内存保护 (PMP)
- 核内中断 CLINT 和中断控制器 CLIC
- 机器模式和用户模式
- 标准 2 线 JTAG 调试接口

• 系统启动

- 默认按 SD Card(SDMC1) → NOR(QSPI0) → eMMC(SDMC0)顺序扫描启动
- 可通过烧写 eFuse 改变并固定启动介质
- 支持 USB 烧录升级、SD Card(SDMC1) 强制升级

• 系统安全

- 支持数字签名安全启动方式
- 安全算法加速引擎 (Crypto Engine, CE), 支持 AES/ TDES/ RSA 加解密算法及 SHA/ HMAC 摘要算法
- SPI 总线加密模块 (SPI ENC), 支持 SPI NAND/ SPI NOR 在线加解密
- 内置 eFuse 一次性可编程存储器 2048 bits, 其中 512 bits 供客户自定义使用, 具有独立 CHIPID, 支持 SSK/ HUK/ PNK/ PSK0/ PSK1/ PSK2/ PSK3 等 CE 安全密钥功能, 支持设置禁止读写
- 内置 256-bit TRNG 产生器

• 片内存储

- 64 KB BROM
- 1 MB SRAM, 其中 256 KB 可配置为 TCM 使用
- 合封 SPI NOR Flash 2MB, QSPI0 四数据线模式, 支持最大速率 SDR 100 MHz
- 支持展频功能
- G730BDU Sip 32 Mb PSRAM, 8-bit 位宽, 最高频率 200 MHz DDR, 时钟支持展频功能

• 存储接口

- QSPI 支持 SPI NOR Flash/ SPI NAND Flash
 - 支持单/双/四数据线
 - 支持最大速率 SDR 100 MHz
- eMMC 4.41/SD 2.0/SDIO 2.0, 总共两套
 - eMMC 4 数据线, 支持 SDR25/ SDR50/DDR50 模式
 - SD 卡, 支持 SDR25/SDR50 模式
 - 支持最大速率 DDR 50MHz, 仅支持 3.3V IO 电压

• 图像引擎

- DE 显示引擎:
 - 支持一个 UI 图层, 一个 Video 图层, 最高性能 480*480@60fps
 - 支持 Video 图层 1/31.999x ~ 32x 缩放
 - 支持抖动、伽马及色彩矩阵调整
- GE 图像引擎:
 - 支持 2D 图形加速, 最大性能 720P@60fps
 - 支持水平和垂直翻转, 90/180/270 度旋转
 - 支持 RGB 格式任意角度旋转和不同扫描顺序
 - 支持 1/16x ~ 16x 缩放, 采用 Bilinear 滤波算法
 - 支持命令队列
- VE 视频编解码:
 - MJPEG 基线解码器, 最高性能 720P@60fps
 - PNG 解码器, 最高性能 720P@30fps
 - JPEG 编码器, 最高性能 720P@60fps
- QR 二维码引擎:
 - 支持一维码、二维码等全码库识别
 - 支持定制码, 一次解 N 码

- 支持高性能 DVP 8-bit 接口, VGA@200fps、HD@60fps, 扫码、拍照或录像
- 支持图像的缩放与镜像
- 支持 DVP 接口的卷帘、全局摄像头

• 显示接口

- 支持 24-bit 并口 RGB, 使用 LCD 功能, 最高性能 480*480@60fps
- 支持 MIPI DSI 1/2/4 LANE, 最高性能 480*480@60fps
- 支持 SRGB/ I8080/ QSPI 屏接口, 使用 LCD 功能, 最高性能 480*480@60fps
- 支持展频功能

• 音频接口

- 两路数字 PWM 输出 (DSPK), 支持两路单端输出左右声道, 支持一路差分输出单声道
- 一路数字麦克风 (DMIC) 接口输入, 支持左右声道两通道输入
- 一路 I2S, 支持输入输出, 支持 TDM 模式

• 通用接口

- 一路 USB2.0, 支持高速、全速模式, 可配置为 DEVICE/ HOST
- 一路 EMAC, 支持 100M RMII, 支持 IEEE1588 协议
- 三路 QSPI, 支持单/ 双/ 四数据线, 可配置为 Master/ Slave
- 一路 SPI, 支持 3 线/4 线接口, 可配置为 Master/Slave
- 八路 UART, 支持 2 线/3 线/4 线接口, 兼容工业标准 16550, 波特率最高 5Mbps
- 三路 I2C, 支持 7 bits 和 10 bits 寻址, 最高速率 400Kb/s
- 两路 CAN, 支持 CAN2.0A 和 CAN2.0B, 可编程通信速率最高 1Mbps
- 一组 CIR, 支持红外输入和红外输出
- 一组 PBUS, 支持 16-bit 100 MHz 时钟, 用于对外部设备地址空间进行读写访问, 速率 100MB/s

- 五组 GPIO 最多总共 88 个 IO, 支持每个 IO 独立配置:

- 可选无上下拉/上拉 33K Ω /下拉 33K Ω
- 输出驱动八个档位可调
- 支持二级去抖和中断
- 支持位操作

• 计数器

- GTC 通用计时器
- 52 位计时器, 提供系统心跳时钟, 计时周期大于 35 年
- 支持调试模式下可配置为暂停计时或继续计时

◦ WDOG 看门狗

- 支持中断和复位, 超时时间 1 毫秒~37 小时可配置

- 支持调试模式下可配置为暂停计时或继续计时

- 支持硬件写保护机制

◦ PWM

- 内置 16-bit 计数器, 支持四路计时器
- 最大可支持八路独立 PWM 或四路互补 PWM

◦ EPWM

- 内置 16-bit PWM 计数器, 支持 12 路计时器
- 最大可支持 24 路独立 PWM 或 12 路互补 PWM
- 支持硬件触发 ADC 采样
- 支持输出固定个数脉冲功能
- EPWM0~5 支持高精度 PWM, 精度为 156ps

◦ CAP

- 内置 32-bit CAP 计数器，支持六路计时器
- 最大可支持六路输入信号捕获或六路简易 PWM 信号输出
- 支持连续捕获模式或单次捕获模式

• 模拟

- 内置 16 通道 12bit PSADC，采样速率最高 2MSPS
- 内置 8 通道 12bit GPADC，采样速率最高 2MSPS
- 集成 RTP 电阻触摸屏接口

• 时钟和电源

- CMU 内置四个 PLL：
 - PLL_INT0 用于 CPU 单独使用
 - PLL_INT1 用于总线，内部模块，及低速接口模块使用
 - PLL_FRA0 用于存储接口模块使用，支持展频
 - PLL_FRA2 用于屏输出模块使用，支持展频
- SYSCFG 内置三个 LDO：
 - LDO25 (2.5 V 100 mA)，用于系统复位启动、ADC 供电、eFuse 供电
 - LDO18 (1.8 V 100 mA)，可用于 PSRAM IO 和 PSRAM 颗粒供电
 - LDO1x (0.9~1.9 V 500 mA，每档 50 mV)，可用于 VDD11_SYS 供电
- 内置 THS 温度传感器，支持高低温中断报警和过温复位芯片

3. 产品信息

表 3-1 产品型号信息

型号	特性	封装	温度(Tj)
G730CES	2 MB NOR Flash	QFN88,10x10x0.85mm,0.4mm 间距	-40 至+105° C
G730EES	2 MB NOR Flash	QFN100,12x12x0.85 mm,0.4 mm 间距	-40 至+105° C
G730BDU	4 MB PSRAM, 2 MB Nor Flash	QFN68, 7 x 7 x 0.85 mm, 0.35 mm 间距	-20 至 +85℃

表 3-2 产品规格对比

项目	G730BDU	G730CES	G730EES
内核	E907 550MHz @ 1.2V	E907 480MHz @ 1.1V	E907 480MHz @ 1.1V
内存	1MB SRAM	1MB SRAM	1MB SRAM
闪存	4MB PSRAM, 2MB NOR Flash	2MB NOR Flash	2MB NOR Flash
安全	支持	支持	支持
RGB	x 1	x 1	x 1
MIPI DSI	x 1	-	-
RTP	x 1	x 1	x 1
DVP	x 1	x 1	x 1
SD 2.0	x 1	x 1	x 1
eMMC 4.41/SDIO 2.0	-	x 1	x 1
DMIC	x 1 (2 ch)	x 1 (2 ch)	x 1 (2 ch)
DSPK	x 1	x 2	x 2
I2S	x 1	x 1	x 1
CAN	-	x 1	x 2
CIR	x 1	x 1	x 1
QSPI	x 1	x 3	x 3
SPI	x 2	x 1	x 1
UART	x 8	x 8	x 8
I2C	x 3	x 3	x 3
EMAC-100M	x 1	x 1	x 1
USB2.0	x 1	x 1	x 1
PWM	x 4 (8 ch)	x 4 (8 ch)	x 4 (8 ch)
EPWM	x 10 (20 ch)	x 12 (24 ch)	x 12 (24 ch)
CAP	x 6	x 6	x 6
PSADC	x 1 (8 ch)	x1 (14 ch)	x1 (16 ch)
GPADC	x 1 (4 ch)	x 1 (6 ch)	x 1 (8 ch)

4. 电气特性

4.1. 运行条件

4.1.1. 最大极限值

表 4-1 电气参数最大极限值

符号	描述	最小值	最大值	单位
Tstg	储存温度	-40	125	° C
VCC33_IO	GPIO 电源	-0.3	3.6	V
VDD11_SYS	内核及系统电源	-0.3	1.32	V
Iio	IO 输入输出电流	-55	60	mA

4.1.2. 建议运行条件

表 4-2 电气参数建议值

符号	描述	最小值	典型值	最大值	单位
Tj	结温	-40	-	105	° C
Ta	环境温度	-40	-	85	° C
VCC33_IO	GPIO 电源	3.0	3.3	3.6	V
VDD11_SYS	内核及系统电源	0.99	1.1	1.21	V

4.2. 上下电时序及复位

4.2.1. 上下电时序

VCC33_IO、VDD11_SYS 和 LDO18 供电无上下电顺序要求。VCC33_IO 上电上升沿时间需大于150 us。

4.2.2. 复位源

芯片系统有以下复位源，以下任何一种复位条件成立，会对芯片产生复位：

- 系统上电复位：在 VCC33_IO 和 VDD11_SYS 上电后产生复位，上电 10 ms 内系统自动放开此复位。
- 外部引脚复位：引脚 RESETN 输入低电平并持续 2 ms 以上产生复位。
- 调试器复位：在接收到 JTAG IO 上的 RESET 命令后立即产生复位。
- 看门狗复位：通过软件使能后，在 WDOG 超时复位条件满足下立即产生复位。
- 过温复位：通过软件使能后，在 THS 温度超过设定值时立即产生复位。

4.3. 内置 LDO 电气特性

4.3.1. LDO25

内置 LDO25 是一个电压可配置的线性稳压器，用于为系统模拟、GPADC、PSADC和 eFuse 提供稳定的供电。此外，LDO25 也用作 GPADC/ PSADC 的参考电压，其电气特性描述如下：

表 4-3 LDO25 电气特性

符号	描述	最小值	典型值	最大值	单位
Vo	输出电压	2.4	2.5	3.1	V

表 4-3 LDO25 电气特性 (续)

符号	描述	最小值	典型值	最大值	单位
I _o	输出电流	–	–	100	mA
C _o	外部去耦电容	–	1	–	uF

4.3.2. LDO18

内置 LDO18 是一个电压可配置的低压差线性稳压器，可用于为 PSRAM IO 和 PSRAM 颗粒 提供稳定的电源，其电气特性描述如下：

表 4-4 LDO18 电气特性

符号	描述	最小值	典型值	最大值	单位
V _o	输出电压	1.71	1.8	1.92	V
I _o	输出电流	–	–	100	mA
C _o	外部去耦电容	–	1	–	uF

4.3.3. LDO1x

内置 LDO1x 是一个电压可配置的低压差线性稳压器，可用于为 VDD11_SYS 供电，其电气特性描述如下：

表 4-5 LDO1x 电气特性

符号	描述	最小值	典型值	最大值	单位
V _o	输出电压	0.9	1.1	1.9	V
I _o	输出电流	–	–	500	mA
C _o	外部去耦电容	–	1	–	uF

4.4. 时钟

外部时钟源：

- 24.000 MHz 时钟：用于产生主时钟。

符号	描述	最小值	典型值	最大值	单位
OSC_24M	PLL 时钟源	–	24	–	MHz

4.5. IO 电气特性

表 4-6 GPIO DC 电气特性

符号	描述	最小值	典型值	最大值	单位
V _{IH}	高电平输入电压	0.7 * VCC33_IO	–	VCC33_IO + 0.3	V
V _{IL}	低电平输入电压	– 0.3	–	0.3 * VCC33_IO	V
R _{PU}	上拉电阻	–	33	–	K Ω
R _{PD}	下拉电阻	–	33	–	K Ω
I _{IH}	高电平输入电流	–	–	10	uA
I _{IL}	低电平输入电流	–	–	10	uA
V _{OH}	高电平输出电压	VCC33_IO – 0.3	–	VCC33_IO	V
V _{OL}	低电平输出电压	0	–	0.3	V
I _{OH}	高电平驱动能力	8	–	60	mA
I _{OL}	低电平驱动能力	8	–	55	mA

表 4-6 GPIO DC 电气特性 (续)

符号	描述	最小值	典型值	最大值	单位
IOZ	三态输出漏电流	-10	-	10	uA
CIN	输入电容	-	-	5	pF
COUT	输出电容	-	-	5	pF


表 4-7 GPIO AC 电气特性

符号	描述	测试条件	最小值	典型值	最大值	单位
fmax	最大频率	负载 6 pF	-	-	150	MHz
tr	上升时间	VOL 到 VOH 时间	-	-	1.6	ns
tf	下降时间	VOH 到 VOL 时间	-	-	1.6	ns


5. 封装信息

5.1. 引脚分布


5.1.1. G730BDU QFN68



5.1.2. G730CES QFN88



5.1.3. G730EES QFN100



LLLLLB: 其中 LLLLL 表示批号, B 固定不变。

AXXX: 其中 XXX 表示 Date Code, A 固定不变。

5.2. 引脚属性



注:

- [1]: 芯片封装引脚序号。
- [2]: 芯片封装引脚名称。
- [3]: 类型, 指示信号方向。
 - I —— 输入。
 - O —— 输出。
 - I/O —— 输入/输出。
 - A —— 模拟。
 - AI —— 模拟输入。
 - AO —— 模拟输出。



- P——电源。
- G——地。
- [4]: 引脚复位状态, PU 指上拉, PD 指下拉, Z 指高阻态。
- [5]: PU/PD 表示内部存在上下拉电阻, 且上下拉电阻可通过软件开启或关闭。
- [6]: 默认驱动能力大小。GPIO 默认驱动能力 20 mA, 最大 50 mA。
- [7]: 电源供电。

表 5-1 G730BDU QFN68

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动 (mA)[6]	供电[7]
GPIO A						
55	PA0	I/O	Z	PU/PD	20	VCC33_IO
56	PA1	I/O	Z	PU/PD	20	VCC33_IO
57	PA4	I/O	Z	PU/PD	20	VCC33_IO
58	PA5	I/O	Z	PU/PD	20	VCC33_IO
59	PA8	I/O	Z	PU/PD	20	VCC33_IO
60	PA9	I/O	Z	PU/PD	20	VCC33_IO
61	PA10	I/O	PU	PU/PD	20	VCC33_IO
62	PA11	I/O	PU	PU/PD	20	VCC33_IO
GPIO B						
43	PB1	I/O	Z	PU/PD	20	VCC33_IO
44	PB2	I/O	Z	PU/PD	20	VCC33_IO
45	PB4	I/O	Z	PU/PD	20	VCC33_IO
46	PB5	I/O	Z	PU/PD	20	VCC33_IO
47	PB6	I/O	Z	PU/PD	20	VCC33_IO
48	PB7	I/O	Z	PU/PD	20	VCC33_IO
49	PB8	I/O	Z	PU/PD	20	VCC33_IO
50	PB9	I/O	Z	PU/PD	20	VCC33_IO
GPIO C						
67	PC0	I/O	Z	PU/PD	20	VCC33_IO
68	PC1	I/O	Z	PU/PD	20	VCC33_IO
1	PC2	I/O	Z	PU/PD	20	VCC33_IO
2	PC3	I/O	Z	PU/PD	20	VCC33_IO
3	PC4	I/O	Z	PU/PD	20	VCC33_IO
4	PC5	I/O	Z	PU/PD	20	VCC33_IO
GPIO D						
30	PD7	I/O	Z	PU/PD	20	VCC33_IO
26	PD8	I/O	Z	PU/PD	20	VCC33_IO
25	PD9	I/O	Z	PU/PD	20	VCC33_IO
24	PD10	I/O	Z	PU/PD	20	VCC33_IO
23	PD11	I/O	Z	PU/PD	20	VCC33_IO

表 5-1 G730BDU QFN68 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动 (mA)[6]	供电[7]
22	PD12	I/O	Z	PU/PD	20	VCC33_IO
21	PD13	I/O	Z	PU/PD	20	VCC33_IO
20	PD14	I/O	Z	PU/PD	20	VCC33_IO
19	PD15	I/O	Z	PU/PD	20	VCC33_IO
18	PD16	I/O	Z	PU/PD	20	VCC33_IO
17	PD17	I/O	Z	PU/PD	20	VCC33_IO
16	PD18	I/O	Z	PU/PD	20	VCC33_IO
15	PD19	I/O	Z	PU/PD	20	VCC33_IO
14	PD20	I/O	Z	PU/PD	20	VCC33_IO
13	PD21	I/O	Z	PU/PD	20	VCC33_IO
11	PD22	I/O	Z	PU/PD	20	VCC33_IO
10	PD23	I/O	Z	PU/PD	20	VCC33_IO
9	PD24	I/O	Z	PU/PD	20	VCC33_IO
8	PD25	I/O	Z	PU/PD	20	VCC33_IO
7	PD26	I/O	Z	PU/PD	20	VCC33_IO
6	PD27	I/O	Z	PU/PD	20	VCC33_IO
GPIO E						
31	PE0	I/O	Z	PU/PD	20	VCC33_IO
32	PE1	I/O	Z	PU/PD	20	VCC33_IO
33	PE2	I/O	Z	PU/PD	20	VCC33_IO
34	PE3	I/O	Z	PU/PD	20	VCC33_IO
35	PE4	I/O	Z	PU/PD	20	VCC33_IO
36	PE5	I/O	Z	PU/PD	20	VCC33_IO
37	PE6	I/O	Z	PU/PD	20	VCC33_IO
38	PE7	I/O	Z	PU/PD	20	VCC33_IO
39	PE8	I/O	Z	PU/PD	20	VCC33_IO
40	PE9	I/O	Z	PU/PD	20	VCC33_IO
41	PE10	I/O	Z	PU/PD	20	VCC33_IO
42	PE11	I/O	Z	PU/PD	20	VCC33_IO
PLL						
51	RESETN	I	–	–	–	–
63	PLL_XO	O	–	–	–	–
64	PLL_XI	I	–	–	–	–
USB						
65	USB_DM	A	–	–	–	–
66	USB_DP	A	–	–	–	–
Power						
12, 29, 53	VCC33_IO	P	–	–	–	–
54	LDO25	P	–	–	–	–
28	LDO18	P	–	–	–	–
5, 27, 52	VDD11_SYS	P	–	–	–	–

表 5-1 G730BDU QFN68 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动 (mA)[6]	供电[7]
69	GND	P	-	-	-	-

表 5-2 G730CES QFN88

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
GPIOA						
71	PA0	I/O	Z	PU/PD	20	VCC33_IO
72	PA1	I/O	Z	PU/PD	20	VCC33_IO
73	PA2	I/O	Z	PU/PD	20	VCC33_IO
74	PA3	I/O	Z	PU/PD	20	VCC33_IO
75	PA4	I/O	Z	PU/PD	20	VCC33_IO
76	PA5	I/O	Z	PU/PD	20	VCC33_IO
77	PA8	I/O	Z	PU/PD	20	VCC33_IO
78	PA9	I/O	Z	PU/PD	20	VCC33_IO
79	PA10	I/O	Z	PU/PD	20	VCC33_IO
80	PA11	I/O	Z	PU/PD	20	VCC33_IO
81	PA12	I/O	Z	PU/PD	20	VCC33_IO
82	PA13	I/O	Z	PU/PD	20	VCC33_IO
83	PA14	I/O	Z	PU/PD	20	VCC33_IO
84	PA15	I/O	Z	PU/PD	20	VCC33_IO
GPIO B						
55	PB0	I/O	Z	PU/PD	20	VCC33_IO
56	PB1	I/O	Z	PU/PD	20	VCC33_IO
57	PB2	I/O	Z	PU/PD	20	VCC33_IO
58	PB3	I/O	Z	PU/PD	20	VCC33_IO
59	PB4	I/O	Z	PU/PD	20	VCC33_IO
60	PB5	I/O	Z	PU/PD	20	VCC33_IO
61	PB6	I/O	Z	PU/PD	20	VCC33_IO
62	PB7	I/O	Z	PU/PD	20	VCC33_IO
63	PB8	I/O	Z	PU/PD	20	VCC33_IO
64	PB9	I/O	Z	PU/PD	20	VCC33_IO
65	PB10	I/O	Z	PU/PD	20	VCC33_IO
66	PB11	I/O	Z	PU/PD	20	VCC33_IO
GPIO C						
1	PC0	I/O	Z	PU/PD	20	VCC33_IO
2	PC1	I/O	Z	PU/PD	20	VCC33_IO
3	PC2	I/O	Z	PU/PD	20	VCC33_IO
4	PC3	I/O	Z	PU/PD	20	VCC33_IO
5	PC4	I/O	Z	PU/PD	20	VCC33_IO
6	PC5	I/O	Z	PU/PD	20	VCC33_IO
7	PC6	I/O	Z	PU/PD	20	VCC33_IO
GPIO D						

表 5-2 G730CES QFN88 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
40	PD0	I/O	Z	PU/PD	20	VCC33_IO
39	PD1	I/O	Z	PU/PD	20	VCC33_IO
38	PD2	I/O	Z	PU/PD	20	VCC33_IO
37	PD3	I/O	Z	PU/PD	20	VCC33_IO
35	PD4	I/O	Z	PU/PD	20	VCC33_IO
34	PD5	I/O	Z	PU/PD	20	VCC33_IO
33	PD6	I/O	Z	PU/PD	20	VCC33_IO
32	PD7	I/O	Z	PU/PD	20	VCC33_IO
29	PD8	I/O	Z	PU/PD	20	VCC33_IO
28	PD9	I/O	Z	PU/PD	20	VCC33_IO
27	PD10	I/O	Z	PU/PD	20	VCC33_IO
26	PD11	I/O	Z	PU/PD	20	VCC33_IO
25	PD12	I/O	Z	PU/PD	20	VCC33_IO
24	PD13	I/O	Z	PU/PD	20	VCC33_IO
23	PD14	I/O	Z	PU/PD	20	VCC33_IO
22	PD15	I/O	Z	PU/PD	20	VCC33_IO
21	PD16	I/O	Z	PU/PD	20	VCC33_IO
20	PD17	I/O	Z	PU/PD	20	VCC33_IO
19	PD18	I/O	Z	PU/PD	20	VCC33_IO
18	PD19	I/O	Z	PU/PD	20	VCC33_IO
17	PD20	I/O	Z	PU/PD	20	VCC33_IO
16	PD21	I/O	Z	PU/PD	20	VCC33_IO
14	PD22	I/O	Z	PU/PD	20	VCC33_IO
13	PD23	I/O	Z	PU/PD	20	VCC33_IO
12	PD24	I/O	Z	PU/PD	20	VCC33_IO
11	PD25	I/O	Z	PU/PD	20	VCC33_IO
10	PD26	I/O	Z	PU/PD	20	VCC33_IO
9	PD27	I/O	Z	PU/PD	20	VCC33_IO
GPIO E						
41	PE0	I/O	Z	PU/PD	20	VCC33_IO
42	PE1	I/O	Z	PU/PD	20	VCC33_IO
43	PE2	I/O	Z	PU/PD	20	VCC33_IO
44	PE3	I/O	Z	PU/PD	20	VCC33_IO
45	PE4	I/O	Z	PU/PD	20	VCC33_IO
46	PE5	I/O	Z	PU/PD	20	VCC33_IO
47	PE6	I/O	Z	PU/PD	20	VCC33_IO
48	PE7	I/O	Z	PU/PD	20	VCC33_IO
49	PE8	I/O	Z	PU/PD	20	VCC33_IO
50	PE9	I/O	Z	PU/PD	20	VCC33_IO
51	PE10	I/O	Z	PU/PD	20	VCC33_IO
52	PE11	I/O	Z	PU/PD	20	VCC33_IO

表 5-2 G730CES QFN88 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
53	PE12	I/O	Z	PU/PD	20	VCC33_IO
54	PE13	I/O	Z	PU/PD	20	VCC33_IO
PLL						
67	RESETN	I	-	-	-	-
85	PLL_XO	O	-	-	-	-
86	PLL_XI	I	-	-	-	-
USB						
87	USB_DM	A	-	-	-	-
88	USB_DP	A	-	-	-	-
Power						
15,36,69	VCC33_IO	P	-	-	-	-
70	LDO25	P	-	-	-	-
31	LDO18	P	-	-	-	-
8,30,68	VDD11_SYS	P	-	-	-	-
89	GND	P	-	-	-	-

表 5-3 G730EES QFN100

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
GPIOA						
79	PA0	I/O	Z	PU/PD	20	VCC33_IO
80	PA1	I/O	Z	PU/PD	20	VCC33_IO
81	PA2	I/O	Z	PU/PD	20	VCC33_IO
82	PA3	I/O	Z	PU/PD	20	VCC33_IO
83	PA4	I/O	Z	PU/PD	20	VCC33_IO
84	PA5	I/O	Z	PU/PD	20	VCC33_IO
85	PA6	I/O	Z	PU/PD	20	VCC33_IO
86	PA7	I/O	Z	PU/PD	20	VCC33_IO
87	PA8	I/O	Z	PU/PD	20	VCC33_IO
88	PA9	I/O	Z	PU/PD	20	VCC33_IO
89	PA10	I/O	Z	PU/PD	20	VCC33_IO
90	PA11	I/O	Z	PU/PD	20	VCC33_IO
91	PA12	I/O	Z	PU/PD	20	VCC33_IO
92	PA13	I/O	Z	PU/PD	20	VCC33_IO
93	PA14	I/O	Z	PU/PD	20	VCC33_IO
94	PA15	I/O	Z	PU/PD	20	VCC33_IO
GPIO B						
63	PB0	I/O	Z	PU/PD	20	VCC33_IO
64	PB1	I/O	Z	PU/PD	20	VCC33_IO
65	PB2	I/O	Z	PU/PD	20	VCC33_IO
66	PB3	I/O	Z	PU/PD	20	VCC33_IO
67	PB4	I/O	Z	PU/PD	20	VCC33_IO

表 5-3 G730EES QFN100 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
68	PB5	I/O	Z	PU/PD	20	VCC33_IO
69	PB6	I/O	Z	PU/PD	20	VCC33_IO
70	PB7	I/O	Z	PU/PD	20	VCC33_IO
71	PB8	I/O	Z	PU/PD	20	VCC33_IO
72	PB9	I/O	Z	PU/PD	20	VCC33_IO
73	PB10	I/O	Z	PU/PD	20	VCC33_IO
74	PB11	I/O	Z	PU/PD	20	VCC33_IO
GPIO C						
100	PC0	I/O	Z	PU/PD	20	VCC33_IO
1	PC1	I/O	Z	PU/PD	20	VCC33_IO
2	PC2	I/O	Z	PU/PD	20	VCC33_IO
3	PC3	I/O	Z	PU/PD	20	VCC33_IO
4	PC4	I/O	Z	PU/PD	20	VCC33_IO
5	PC5	I/O	Z	PU/PD	20	VCC33_IO
6	PC6	I/O	Z	PU/PD	20	VCC33_IO
8	PC7	I/O	Z	PU/PD	20	VCC33_IO
9	PC8	I/O	Z	PU/PD	20	VCC33_IO
10	PC9	I/O	Z	PU/PD	20	VCC33_IO
11	PC10	I/O	Z	PU/PD	20	VCC33_IO
12	PC11	I/O	Z	PU/PD	20	VCC33_IO
GPIO D						
44	PD0	I/O	Z	PU/PD	20	VCC33_IO
43	PD1	I/O	Z	PU/PD	20	VCC33_IO
42	PD2	I/O	Z	PU/PD	20	VCC33_IO
41	PD3	I/O	Z	PU/PD	20	VCC33_IO
40	PD4	I/O	Z	PU/PD	20	VCC33_IO
39	PD5	I/O	Z	PU/PD	20	VCC33_IO
38	PD6	I/O	Z	PU/PD	20	VCC33_IO
37	PD7	I/O	Z	PU/PD	20	VCC33_IO
33	PD8	I/O	Z	PU/PD	20	VCC33_IO
32	PD9	I/O	Z	PU/PD	20	VCC33_IO
31	PD10	I/O	Z	PU/PD	20	VCC33_IO
30	PD11	I/O	Z	PU/PD	20	VCC33_IO
29	PD12	I/O	Z	PU/PD	20	VCC33_IO
28	PD13	I/O	Z	PU/PD	20	VCC33_IO
27	PD14	I/O	Z	PU/PD	20	VCC33_IO
26	PD15	I/O	Z	PU/PD	20	VCC33_IO
25	PD16	I/O	Z	PU/PD	20	VCC33_IO
24	PD17	I/O	Z	PU/PD	20	VCC33_IO
23	PD18	I/O	Z	PU/PD	20	VCC33_IO
22	PD19	I/O	Z	PU/PD	20	VCC33_IO

表 5-3 G730EES QFN100 (续)

引脚[1]	名称[2]	类型[3]	复位状态[4]	上下拉[5]	默认驱动(mA)[6]	供电[7]
21	PD20	I/O	Z	PU/PD	20	VCC33_IO
20	PD21	I/O	Z	PU/PD	20	VCC33_IO
18	PD22	I/O	Z	PU/PD	20	VCC33_IO
17	PD23	I/O	Z	PU/PD	20	VCC33_IO
16	PD24	I/O	Z	PU/PD	20	VCC33_IO
15	PD25	I/O	Z	PU/PD	20	VCC33_IO
14	PD26	I/O	Z	PU/PD	20	VCC33_IO
13	PD27	I/O	Z	PU/PD	20	VCC33_IO
GPIO E						
45	PE0	I/O	Z	PU/PD	20	VCC33_IO
46	PE1	I/O	Z	PU/PD	20	VCC33_IO
47	PE2	I/O	Z	PU/PD	20	VCC33_IO
48	PE3	I/O	Z	PU/PD	20	VCC33_IO
49	PE4	I/O	Z	PU/PD	20	VCC33_IO
50	PE5	I/O	Z	PU/PD	20	VCC33_IO
51	PE6	I/O	Z	PU/PD	20	VCC33_IO
52	PE7	I/O	Z	PU/PD	20	VCC33_IO
53	PE8	I/O	Z	PU/PD	20	VCC33_IO
54	PE9	I/O	Z	PU/PD	20	VCC33_IO
55	PE10	I/O	Z	PU/PD	20	VCC33_IO
56	PE11	I/O	Z	PU/PD	20	VCC33_IO
57	PE12	I/O	Z	PU/PD	20	VCC33_IO
58	PE13	I/O	Z	PU/PD	20	VCC33_IO
59	PE14	I/O	Z	PU/PD	20	VCC33_IO
60	PE15	I/O	Z	PU/PD	20	VCC33_IO
61	PE16	I/O	Z	PU/PD	20	VCC33_IO
62	PE17	I/O	Z	PU/PD	20	VCC33_IO
PLL						
75	RESETN	I	-	-	-	-
95	PLL_XO	O	-	-	-	-
96	PLL_XI	I	-	-	-	-
USB						
97	USB_DM	A	-	-	-	-
98	USB_DP	A	-	-	-	-
Power						
19,36,77,99	VCC33_IO	P	-	-	-	-
78	LDO25	P	-	-	-	-
35	LDO18	P	-	-	-	-
7,34,76	VDD11_SYS	P	-	-	-	-
101	GND	P	-	-	-	-

5.3. 引脚复用

5.3.1. G73x 功能复用表

表 5-4 G73x 功能复用表

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	–	PSADC0	CPU_NMI
PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	–	PSADC1	DE_TE
PA2	GPADC2	–	I2C1_SCL	UART1_TX	–	PSADC2	UART2_CTS
PA3	GPADC3	–	I2C1_SDA	UART1_RX	–	PSADC3	UART2_RTS
PA4	GPADC4	–	CAN0_TX	UART2_TX	–	PSADC4	–
PA5	GPADC5	–	CAN0_RX	UART2_RX	–	PSADC5	RTC_32K
PA6	GPADC6	–	CAN1_TX	UART3_TX	–	PSADC6	–
PA7	GPADC7	–	CAN1_RX	UART3_RX	–	PSADC7	–
PA8	RTP_XP	–	I2C2_SCL	–	–	PSADC8	–
PA9	RTP_YP	–	I2C2_SDA	–	–	PSADC9	–
PA10	RTP_XN	IR_RX	–	–	–	PSADC10	JTAG_MS
PA11	RTP_YN	IR_TX	–	–	–	PSADC11	JTAG_CK
PA12	–	–	–	–	–	PSADC12	–
PA13	–	–	–	–	–	PSADC13	–
PA14	–	–	–	–	–	PSADC14	–
PA15	–	–	–	–	–	PSADC15	–
PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	FLASH_CS
PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	FLASH_MISO
PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	FLASH_MOSI
PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	FLASH_CLK
PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
PC1	SDC1_D0	–	–	–	–	–	–
PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
PC3	SDC1_CMD	–	–	–	–	–	–
PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
PC7	–	CAP1	–	–	–	–	–
PC8	SPI3_CLK	CAP2	CAN0_TX	UART4_TX	–	–	–
PC9	SPI3_CS	CAP3	CAN0_RX	UART4_RX	–	–	–

表 5-4 G73x 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PC10	SPI3_MOSI	CAP4	CAN1_TX	UART5_TX	-	-	-
PC11	SPI3_MISO	CAP5	CAN1_RX	UART5_RX	-	-	-
PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	-
PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	-
PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	-
PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	-
PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	-	-
PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	-	-
PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	-	-
PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	-	-
PD8	LCD_D8	SPI1_HOLD	PWM1_A	-	PBUS_CLK	EPWM9_B	-
PD9	LCD_D9	SPI1_WP	-	-	PBUS_NCS	EPWM9_A	-
PD10	LCD_D10	CAP5	-	-	PBUS_NADV	EPWM8_B	-
PD11	LCD_D11	CAP4	I2S_DIN	-	PBUS_NWE	EPWM8_A	-
PD12	LCD_D12	CAP3	I2S_DOUT	-	PBUS_NOE	EPWM7_B	-
PD13	LCD_D13	CAP2	I2S_LRCK	-	CLK_OUT0	EPWM7_A	-
PD14	LCD_D14	CAP1	I2S_BCLK	-	PBUS_AD8	EPWM6_B	-
PD15	LCD_D15	CAP0	I2S_MCLK	-	PBUS_AD9	EPWM6_A	-
PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	-
PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	-
PD18	LCD_D18	-	-	-	PBUS_AD12	EPWM4_B	-
PD19	LCD_D19	-	-	-	PBUS_AD13	EPWM4_A	-
PD20	LCD_D20	-	-	-	PBUS_AD14	EPWM3_B	-
PD21	LCD_D21	-	-	-	PBUS_AD15	EPWM3_A	-
PD22	LCD_D22	-	-	-	-	EPWM2_B	-
PD23	LCD_D23	-	-	-	-	EPWM2_A	-
PD24	LCD_DCLK	-	-	-	-	EPWM1_B	-
PD25	LCD_HS	-	-	-	PWM2_B	EPWM1_A	-
PD26	LCD_VS	-	-	-	PWM3_A	EPWM0_B	-
PD27	LCD_DE	-	-	-	PWM3_B	EPWM0_A	CMU_CKT
PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	-	-	-
PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	-	-	-
PE2	EMAC_CRS_DV	DVP_D2	-	UART4_TX	-	-	-
PE3	EMAC_REF_CLK	DVP_D3	I2S_MCLK	UART4_RX	-	-	-
PE4	EMAC_TXD1	DVP_D4	-	UART5_TX	-	-	-
PE5	EMAC_TXD0	DVP_D5	-	UART5_RX	-	-	-
PE6	EMAC_TXC	DVP_D6	-	UART6_TX	-	-	-
PE7	EMAC_TXEN	DVP_D7	-	UART6_RX	-	-	-
PE8	EMAC_MDC	DVP_CK	-	UART7_TX	-	-	-

表 5-4 G73x 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PE9	EMAC_MDIO	DVP_HS	-	UART7_RX	-	-	-
PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	-	-	-
PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	-	-	-
PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	-	-	-
PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	-	-	-
PE14	SPI2_MOSI	I2S_MCLK	I2C0_SCL	UART6_TX	-	-	-
PE15	SPI2_MISO	PWM2_B	I2C0_SDA	UART6_RX	-	-	-
PE16	SPI2_HOLD	PWM3_A	-	UART7_TX	-	-	-
PE17	SPI2_WP	PWM3_B	-	UART7_RX	-	-	-
PU0	USB_DM	-	UART0_RX	UART1_RX	-	-	-
PU1	USB_DP	-	UART0_TX	UART1_TX	-	-	-

5.3.2. G730CES QFN88 封装引脚说明

表 5-5 G730CES QFN88 封装引脚说明

引脚	定义	类型	功能	备注说明
SYS				
67	RESETN	INPUT	系统复位	内置约 30 K Ω 上拉电阻和去抖滤波, 不使用可直接悬空, 若外挂电容建议不超过 4.7 μ F
85	PLL_XO	OUTPUT	-	接 24 MHz 无源晶振
86	PLL_XI	INPUT	-	接 24 MHz 无源晶振
Power				
15,36,69	VCC33_IO	POWER	CPU IO 电压	3.3 V 供电
70	LDO25	POWER	内置 LDO 输出	内部模拟模块使用, 外部接 1 μ F 旁路电容
31	LDO18	POWER	内置 LDO 输出	供内部 PSRAM 使用, 若使用需做好芯片散热, 外部接 1 μ F 旁路电容
8,30,68	VDD11_SYS	POWER	CPU Core 电压	1.1 V 供电, 若使用内置 LDO1x, 必须做好芯片散热, 68 引脚为 LDO1x 输出
89	GND	POWER	-	GND 铜皮全连接, 需多加过孔散热

表 5-6 G730CES QFN88 封装功能复用表

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO A								
71	PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	-	PSADC0	CPU_NMI
72	PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	-	PSADC1	DE_TE
73	PA2	GPADC2	-	I2C1_SCL	UART1_TX	-	PSADC2	UART2_CTS
74	PA3	GPADC3	-	I2C1_SDA	UART1_RX	-	PSADC3	UART2_RTS
75	PA4	GPADC4	-	CAN0_TX	UART2_TX	-	PSADC4	-
76	PA5	GPADC5	-	CAN0_RX	UART2_RX	-	PSADC5	RTC_32K
77	PA8	RTP_XP	-	I2C2_SCL	-	-	PSADC8	-
78	PA9	RTP_YP	-	I2C2_SDA	-	-	PSADC9	-
79	PA10	RTP_XN	IR_RX	-	-	-	PSADC10	JTAG_MS
80	PA11	RTP_YN	IR_TX	-	-	-	PSADC11	JTAG_CK

表 5-6 G730CES QFN88 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
81	PA12	–	–	–	–	–	PSADC12	–
82	PA13	–	–	–	–	–	PSADC13	–
83	PA14	–	–	–	–	–	PSADC14	–
84	PA15	–	–	–	–	–	PSADC15	–
GPIO B								
55	PB0	SPI0_WP	SPI1_WP	–	UART4_TX	–	–	–
56	PB1	SPI0_MISO	SPI1_MISO	–	UART6_TX	–	–	–
57	PB2	SPI0_CS0	SPI1_CS	–	UART6_RX	–	–	–
58	PB3	SPI0_HOLD	SPI1_HOLD	–	UART4_RX	–	–	–
59	PB4	SPI0_CLK	SPI1_CLK	–	UART6_RTS	–	–	–
60	PB5	SPI0_MOSI	SPI1_MOSI	–	UART4_RTS	UART6_CTS	–	–
61	PB6	SDC0_CMD	SPI2_CS	–	UART5_TX	–	–	–
62	PB7	SDC0_CLK	SPI2_MISO	–	UART5_RX	–	–	–
63	PB8	SDC0_D3	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	–
64	PB9	SDC0_D0	SPI2_CLK	–	UART7_RTS	–	–	–
65	PB10	SDC0_D1	SPI2_HOLD	–	UART7_TX	–	–	–
66	PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	–	–	–
GPIO C								
1	PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
2	PC1	SDC1_D0	–	–	–	–	–	–
3	PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
4	PC3	SDC1_CMD	–	–	–	–	–	–
5	PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
6	PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
7	PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
GPIO D								
40	PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
39	PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
38	PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–
37	PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
35	PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
34	PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
33	PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
32	PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
29	PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
28	PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
27	PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
26	PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
25	PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
24	PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
23	PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–

表 5-6 G730CES QFN88 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
22	PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
21	PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
20	PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
19	PD18	LCD_D18	–	–	–	PBUS_AD12	EPWM4_B	–
18	PD19	LCD_D19	–	–	–	PBUS_AD13	EPWM4_A	–
17	PD20	LCD_D20	–	–	–	PBUS_AD14	EPWM3_B	–
16	PD21	LCD_D21	–	–	–	PBUS_AD15	EPWM3_A	–
14	PD22	LCD_D22	–	–	–	–	EPWM2_B	–
13	PD23	LCD_D23	–	–	–	–	EPWM2_A	–
12	PD24	LCD_DCLK	–	–	–	–	EPWM1_B	–
11	PD25	LCD_HS	–	–	–	PWM2_B	EPWM1_A	–
10	PD26	LCD_VS	–	–	–	PWM3_A	EPWM0_B	–
9	PD27	LCD_DE	–	–	–	PWM3_B	EPWM0_A	CMU_CKT
GPIO E								
41	PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	–	–	–
42	PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	–	–	–
43	PE2	EMAC_CRS_DV	DVP_D2	–	UART4_TX	–	–	–
44	PE3	EMAC_REF_CLK	DVP_D3	I2S_MCLK	UART4_RX	–	–	–
45	PE4	EMAC_TXD1	DVP_D4	–	UART5_TX	–	–	–
46	PE5	EMAC_TXD0	DVP_D5	–	UART5_RX	–	–	–
47	PE6	EMAC_TXC	DVP_D6	–	UART6_TX	–	–	–
48	PE7	EMAC_TXEN	DVP_D7	–	UART6_RX	–	–	–
49	PE8	EMAC_MDC	DVP_CK	–	UART7_TX	–	–	–
50	PE9	EMAC_MDIO	DVP_HS	–	UART7_RX	–	–	–
51	PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	–	–	–
52	PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	–	–	–
53	PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	–	–	–
54	PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	–	–	–
USB								
87	PU0	USB_DM	–	UART0_RX	UART1_RX	–	–	–
88	PU1	USB_DP	–	UART0_TX	UART1_TX	–	–	–

5.3.3. G730EES QFN100 封装引脚说明

表 5-7 G730EES QFN100 封装引脚说明

引脚	定义	类型	功能	备注说明
SYS				
75	RESETN	INPUT	系统复位	内置约 30K Ω 上拉电阻和去抖滤波, 不使用可直接悬空, 若外挂电容建议不超过 4.7 μ F
95	PLL_XO	OUTPUT	–	接 24 MHz 无源晶振

表 5-7 G730EES QFN100 封装引脚说明 (续)

引脚	定义	类型	功能	备注说明
96	PLL_XI	INPUT	-	接 24 MHz 无源晶振
Power				
19,36,77,99	VCC33_IO	POWER	CPU IO 电压	3.3 V 供电
78	LDO25	POWER	内置 LDO 输出	内部模拟模块使用, 外部接 1 uF 旁路电容
35	LDO18	POWER	内置 LDO 输出	可供 PSRAM 使用, 若使用需做好散热, 外部接 1 uF 旁路电容
7,34,76	VDD11_SYS	POWER	CPU Core 电压	1.1 V 供电, 若使用内置 LDO1x, 必须做好芯片散热, 76引脚为 LDO1x 输出。
101	GND	POWER	-	GND 铜皮全连接, 需多加过孔散热

表 5-8 G730EES QFN100 封装功能复用表

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO A								
79	PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	-	PSADC0	CPU_NMI
80	PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	-	PSADC1	DE_TE
81	PA2	GPADC2	-	I2C1_SCL	UART1_TX	-	PSADC2	UART2_CTS
82	PA3	GPADC3	-	I2C1_SDA	UART1_RX	-	PSADC3	UART2_RTS
83	PA4	GPADC4	-	CAN0_TX	UART2_TX	-	PSADC4	-
84	PA5	GPADC5	-	CAN0_RX	UART2_RX	-	PSADC5	RTC_32K
85	PA6	GPADC6	-	CAN1_TX	UART3_TX	-	PSADC6	-
86	PA7	GPADC7	-	CAN1_RX	UART3_RX	-	PSADC7	-
87	PA8	RTP_XP	-	I2C2_SCL	-	-	PSADC8	-
88	PA9	RTP_YP	-	I2C2_SDA	-	-	PSADC9	-
89	PA10	RTP_XN	IR_RX	-	-	-	PSADC10	JTAG_MS
90	PA11	RTP_YN	IR_TX	-	-	-	PSADC11	JTAG_CK
91	PA12	-	-	-	-	-	PSADC12	-
92	PA13	-	-	-	-	-	PSADC13	-
93	PA14	-	-	-	-	-	PSADC14	-
94	PA15	-	-	-	-	-	PSADC15	-
GPIO B								
63	PB0	SPI0_WP	SPI1_WP	-	UART4_TX	-	-	-
64	PB1	SPI0_MISO	SPI1_MISO	-	UART6_TX	-	-	-
65	PB2	SPI0_CS0	SPI1_CS	-	UART6_RX	-	-	-
66	PB3	SPI0_HOLD	SPI1_HOLD	-	UART4_RX	-	-	-
67	PB4	SPI0_CLK	SPI1_CLK	-	UART6_RTS	-	-	-
68	PB5	SPI0_MOSI	SPI1_MOSI	-	UART4_RTS	UART6_CTS	-	-
69	PB6	SDC0_CMD	SPI2_CS	-	UART5_TX	-	-	-
70	PB7	SDC0_CLK	SPI2_MISO	-	UART5_RX	-	-	-
71	PB8	SDC0_D3	SPI2_MOSI	-	UART5_RTS	UART7_CTS	-	-
72	PB9	SDC0_D0	SPI2_CLK	-	UART7_RTS	-	-	-
73	PB10	SDC0_D1	SPI2_HOLD	-	UART7_TX	-	-	-
74	PB11	SDC0_D2	SPI2_WP	SPI0_CS1	UART7_RX	-	-	-

表 5-8 G730EES QFN100 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
GPIO C								
100	PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
1	PC1	SDC1_D0	–	–	–	–	–	–
2	PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
3	PC3	SDC1_CMD	–	–	–	–	–	–
4	PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
5	PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
6	PC6	SDC1_DET	CAP0	I2C2_SDA	UART3_CTS	DE_TE	CLK_OUT3	–
8	PC7	–	CAP1	–	–	–	–	–
9	PC8	SPI3_CLK	CAP2	CAN0_TX	UART4_TX	–	–	–
10	PC9	SPI3_CS	CAP3	CAN0_RX	UART4_RX	–	–	–
11	PC10	SPI3_MOSI	CAP4	CAN1_TX	UART5_TX	–	–	–
12	PC11	SPI3_MISO	CAP5	CAN1_RX	UART5_RX	–	–	–
GPIO D								
44	PD0	LCD_D0	SPI3_CLK	I2C0_SCL	UART0_TX	PBUS_AD0	EPWM11_B	–
43	PD1	LCD_D1	SPI3_CS	I2C0_SDA	UART0_RX	PBUS_AD1	EPWM11_A	–
42	PD2	LCD_D2	SPI3_MOSI	I2C1_SCL	UART1_TX	PBUS_AD2	EPWM10_B	–
41	PD3	LCD_D3	SPI3_MISO	I2C1_SDA	UART1_RX	PBUS_AD3	EPWM10_A	–
40	PD4	LCD_D4	SPI1_CS	I2C2_SCL	UART2_TX	PBUS_AD4	–	–
39	PD5	LCD_D5	SPI1_MISO	I2C2_SDA	UART2_RX	PBUS_AD5	–	–
38	PD6	LCD_D6	SPI1_MOSI	PWM0_A	DSPK0	PBUS_AD6	–	–
37	PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	PBUS_AD7	–	–
33	PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	PBUS_CLK	EPWM9_B	–
32	PD9	LCD_D9	SPI1_WP	–	–	PBUS_NCS	EPWM9_A	–
31	PD10	LCD_D10	CAP5	–	–	PBUS_NADV	EPWM8_B	–
30	PD11	LCD_D11	CAP4	I2S_DIN	–	PBUS_NWE	EPWM8_A	–
29	PD12	LCD_D12	CAP3	I2S_DOUT	–	PBUS_NOE	EPWM7_B	–
28	PD13	LCD_D13	CAP2	I2S_LRCK	–	CLK_OUT0	EPWM7_A	–
27	PD14	LCD_D14	CAP1	I2S_BCLK	–	PBUS_AD8	EPWM6_B	–
26	PD15	LCD_D15	CAP0	I2S_MCLK	–	PBUS_AD9	EPWM6_A	–
25	PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	PBUS_AD10	EPWM5_B	–
24	PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	PBUS_AD11	EPWM5_A	–
23	PD18	LCD_D18	–	–	–	PBUS_AD12	EPWM4_B	–
22	PD19	LCD_D19	–	–	–	PBUS_AD13	EPWM4_A	–
21	PD20	LCD_D20	–	–	–	PBUS_AD14	EPWM3_B	–
20	PD21	LCD_D21	–	–	–	PBUS_AD15	EPWM3_A	–
18	PD22	LCD_D22	–	–	–	–	EPWM2_B	–
17	PD23	LCD_D23	–	–	–	–	EPWM2_A	–
16	PD24	LCD_DCLK	–	–	–	–	EPWM1_B	–
15	PD25	LCD_HS	–	–	–	PWM2_B	EPWM1_A	–
14	PD26	LCD_VS	–	–	–	PWM3_A	EPWM0_B	–

表 5-8 G730EES QFN100 封装功能复用表 (续)

引脚	功能 1	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
13	PD27	LCD_DE	-	-	-	PWM3_B	EPWM0_A	CMU_CKT
GPIO E								
45	PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	-	-	-
46	PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	-	-	-
47	PE2	EMAC_CRS_DV	DVP_D2	-	UART4_TX	-	-	-
48	PE3	EMAC_REF_CLK	DVP_D3	I2S_MCLK	UART4_RX	-	-	-
49	PE4	EMAC_TXD1	DVP_D4	-	UART5_TX	-	-	-
50	PE5	EMAC_TXD0	DVP_D5	-	UART5_RX	-	-	-
51	PE6	EMAC_TXC	DVP_D6	-	UART6_TX	-	-	-
52	PE7	EMAC_TXEN	DVP_D7	-	UART6_RX	-	-	-
53	PE8	EMAC_MDC	DVP_CK	-	UART7_TX	-	-	-
54	PE9	EMAC_MDIO	DVP_HS	-	UART7_RX	-	-	-
55	PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	-	-	-
56	PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	-	-	-
57	PE12	SPI2_CLK	PWM1_B	I2S_BCLK	DSPK1	-	-	-
58	PE13	SPI2_CS	PWM2_A	I2S_DOUT	DSPK0	-	-	-
59	PE14	SPI2_MOSI	I2S_MCLK	I2C0_SCL	UART6_TX	-	-	-
60	PE15	SPI2_MISO	PWM2_B	I2C0_SDA	UART6_RX	-	-	-
61	PE16	SPI2_HOLD	PWM3_A	-	UART7_TX	-	-	-
62	PE17	SPI2_WP	PWM3_B	-	UART7_RX	-	-	-
USB								
97	PU0	USB_DM	-	UART0_RX	UART1_RX	-	-	-
98	PU1	USB_DP	-	UART0_TX	UART1_TX	-	-	-

5.3.4. G730BDU 功能复用表

表 5-9 G730BDU 功能复用表

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PA0	GPADC0	IR_TX	I2C0_SCL	UART0_TX	-	PSADC0	CPU_NMI
PA1	GPADC1	IR_RX	I2C0_SDA	UART0_RX	-	PSADC1	DE_TE
PA4	GPADC4	-	-	UART2_TX	-	PSADC4	-
PA5	GPADC5	-	-	UART2_RX	-	PSADC5	RTC_32K
PA8	RTP_XP	-	I2C2_SCL	-	-	PSADC8	-
PA9	RTP_YP	-	I2C2_SDA	-	-	PSADC9	-
PA10	RTP_XN	IR_RX	-	-	-	PSADC10	JTAG_MS
PA11	RTP_YN	IR_TX	-	-	-	PSADC11	JTAG_CK
PB1	SPI0_MISO	SPI1_MISO	-	UART6_TX	-	-	-
PB2	SPI0_CS	SPI1_CS	-	UART6_RX	-	-	-
PB4	SPI0_CLK	SPI1_CLK	-	UART6_RTS	-	-	-
PB5	SPI0_MOSI	SPI1_MOSI	-	UART4_RTS	UART6_CTS	-	-

表 5-9 G730BDU 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PB6	–	SPI2_CS	–	UART5_TX	–	–	FLASH_CS
PB7	–	SPI2_MISO	–	UART5_RX	–	–	FLASH_MISO
PB8	–	SPI2_MOSI	–	UART5_RTS	UART7_CTS	–	FLASH_MOSI
PB9	–	SPI2_CLK	–	UART7_RTS	–	–	FLASH_CLK
PC0	SDC1_D1	–	I2C2_SCL	UART3_RTS	–	–	JTAG_MS
PC1	SDC1_D0	–	–	–	–	–	–
PC2	SDC1_CLK	–	–	–	–	–	UART0_TX
PC3	SDC1_CMD	–	–	–	–	–	–
PC4	SDC1_D3	–	I2C1_SCL	UART3_TX	–	–	UART0_RX
PC5	SDC1_D2	–	I2C1_SDA	UART3_RX	–	–	JTAG_CK
PD7	LCD_D7	SPI1_CLK	PWM0_B	DSPK1	–	–	–
PD8	LCD_D8	SPI1_HOLD	PWM1_A	–	–	EPWM9_B	–
PD9	LCD_D9	SPI1_WP	–	–	–	EPWM9_A	–
PD10	LCD_D10	CAP5	–	–	–	EPWM8_B	–
PD11	LCD_D11	CAP4	I2S_DIN	–	–	EPWM8_A	–
PD12	LCD_D12	CAP3	I2S_DOUT	–	–	EPWM7_B	–
PD13	LCD_D13	CAP2	I2S_LRCK	–	–	EPWM7_A	–
PD14	LCD_D14	CAP1	I2S_BCLK	–	–	EPWM6_B	–
PD15	LCD_D15	CAP0	I2S_MCLK	–	–	EPWM6_A	–
PD16	LCD_D16	PWM1_B	DMIC_CLK	UART2_TX	–	EPWM5_B	–
PD17	LCD_D17	PWM2_A	DMIC_D0	UART2_RX	–	EPWM5_A	–
PD18	LCD_D18	–	DSI_D0N	–	–	EPWM4_B	–
PD19	LCD_D19	–	DSI_D0P	–	–	EPWM4_A	–
PD20	LCD_D20	–	DSI_D1N	–	–	EPWM3_B	–
PD21	LCD_D21	–	DSI_D1P	–	–	EPWM3_A	–
PD22	LCD_D22	–	DSI_CKN	–	–	EPWM2_B	–
PD23	LCD_D23	–	DSI_CKP	–	–	EPWM2_A	–
PD24	LCD_DCLK	–	DSI_D2N	–	–	EPWM1_B	–
PD25	LCD_HS	–	DSI_D2P	–	PWM2_B	EPWM1_A	–
PD26	LCD_VS	–	DSI_D3N	–	PWM3_A	EPWM0_B	–
PD27	LCD_DE	–	DSI_D3P	–	PWM3_B	EPWM0_A	CMU_CKT
PE0	EMAC_RXD1	DVP_D0	PWM0_A	UART3_TX	–	–	–
PE1	EMAC_RXD0	DVP_D1	PWM0_B	UART3_RX	–	–	–
PE2	EMAC_CRS_DV	DVP_D2	–	UART4_TX	–	–	–
PE3	EMAC_REFCLK	DVP_D3	I2S_MCLK	UART4_RX	–	–	–
PE4	EMAC_TXD1	DVP_D4	–	UART5_TX	–	–	–
PE5	EMAC_TXD0	DVP_D5	–	UART5_RX	–	–	–
PE6	EMAC_TXC	DVP_D6	–	UART6_TX	–	–	–
PE7	EMAC_TXEN	DVP_D7	–	UART6_RX	–	–	–
PE8	EMAC_MDC	DVP_CK	–	UART7_TX	–	–	–
PE9	EMAC_MDIO	DVP_HS	–	UART7_RX	–	–	–

表 5-9 G730BDU 功能复用表 (续)

引脚	功能 2	功能 3	功能 4	功能 5	功能 6	功能 7	功能 8
PE10	CLK_OUT2	DVP_VS	I2S_DIN	DMIC_CLK	–	–	–
PE11	CLK_OUT1	PWM1_A	I2S_LRCK	DMIC_D0	–	–	–
PU0	USB_DM	–	UART0_RX	UART1_RX	–	–	–
PU1	USB_DP	–	UART0_TX	UART1_TX	–	–	–

5.3.5. G730BDU QFN68 封装引脚说明

表 5-10 G730BDU QFN68 封装引脚说明

引脚	定义	类型	功能	备注说明
SYSTEM				
51	RESETN	INPUT	系统复位	内置约 30 K Ω 上拉电阻和去抖滤波，不使用可直接悬空，若外挂电容建议不超过 4.7 μ F。
63	PLL_XO	OUTPUT	–	接 24 MHz 无源晶振
64	PLL_XI	INPUT	–	接 24 MHz 无源晶振
POWER				
12, 29, 53	VCC33_IO	POWER	芯片 IO 电压	3.3 V 供电。
54	LDO25	POWER	内置 LDO 输出	内部模拟模块使用，外部接 1 μ F 旁路电容。
28	LDO18	POWER	内置 LDO 输出	供内部 PSRAM 使用，若使用需做好芯片散热，外部接 10 μ F + 0.1 μ F 旁路电容。
5, 27, 52	VDD11_SYS	POWER	芯片 Core 电压	1.1 V 供电，若使用内置 LDO1x，必须做好芯片散热，52 引脚为 LDO1x 输出。
69	GND	POWER	–	GND 铜皮全连接，需多加过孔散热。

5.4. 引脚描述

表 5-11 引脚/信号描述

引脚/信号名称	描述	类型
FLASH		
FLASH_CS	内部 Sip FLASH CS 引脚映射，可用于母片烧录（量产烧录方式之一）	I/O
FLASH_MISO	内部 Sip FLASH MISO 引脚映射，可用于母片烧录量产烧录方式之一）	I/O
FLASH_MOSI	内部 Sip FLASH MOSI 引脚映射，可用于母片烧录量产烧录方式之一）	I/O
FLASH_CLK	内部 Sip FLASH CLK 引脚映射，可用于母片烧录量产烧录方式之一）	I/O
SYSTEM		
RESETN	复位引脚	I
PLL_XI	24MHz 晶振输入	AI
PLL_XO	24MHz 晶振输出	AO
USB		
USB_DM	USB 数据信号负端	AI/O

表 5-11 引脚/信号描述 (续)

引脚/信号名称	描述	类型
USB_DP	USB 数据信号正端	AI/O
RTP		
RTP_XP	RTP X 方向正端	AI
RTP_YP	RTP Y 方向正端	AI
RTP_XN	RTP X 方向负端	AI
RTP_YN	RTP Y 方向负端	AI
ADC, x = 0~7		
GPADCx	模拟采样信号输入	AI
ADC, x = 0~15		
PSADCx	模拟采样信号输入	AI
EMAC		
EMAC_RXD1	RMII 数据接收信号线 1	I
EMAC_RXD0	RMII 数据接收信号线 0	I
EMAC_CRS_DV	RMII 数据接收有效	I
EMAC_REFCLK	RMII 参考时钟	I
EMAC_TXD1	RMII 数据发送信号线 1	O
EMAC_TXD0	RMII 数据发送信号线 0	O
EMAC_TXC	RMII 发送时钟	O
EMAC_TXEN	RMII 数据发送使能	O
EMAC_MDC	RMII 串行管理接口时钟	I/O
EMAC_MDIO	RMII 串行管理接口数据	I/O
CLK_OUTx	可配置 25MHz 时钟输出, x = 0~3	O
PWM, x = 0~3		
PWMx_A	PWMx A 通道	O
PWMx_B	PWMx B 通道	O
EPWM, x = 0~11		
EPWMx_A	EPWMx A 通道	O
EPWMx_B	EPWMx B 通道	O
CAP, x = 0~5		
CAPx	CAP 输入捕获或 PWM 输出	I/O
QSPI, x = 0~3		
SPIx_HOLD	SPIx 保持信号, 低电平有效	I/O
SPIx_WP	SPIx 写保护信号, 低电平有效	I/O
SPIx_CS	SPIx 片选信号, 低电平有效	I/O
SPIx_CLK	SPIx 时钟信号	I/O
SPIx_MOSI	SPIx 主机数据输出, 从机数据输入	I/O
SPIx_MISO	SPIx 主机数据输入, 从机数据输出	I/O
UART, x = 0~7		
UARTx_TX	UARTx 数据发送	O
UARTx_RX	UARTx 数据接收	I
UARTx_CTS	UARTx 发送允许	I

表 5-11 引脚/信号描述 (续)

引脚/信号名称	描述	类型
UARTx_RTS	UARTx 发送请求	O
I2C, x = 0~2		
I2Cx_SCL	I2Cx 串行时钟信号	I/O
I2Cx_SDA	I2Cx 串行数据信号	I/O
CAN		
CAN0_TX	CAN0 数据发送, 外接 CAN 总线收发器	O
CAN0_RX	CAN0 数据接收, 外接 CAN 总线收发器	I
CAN1_TX	CAN1 数据发送, 外接 CAN 总线收发器	O
CAN1_RX	CAN1 数据接收, 外接 CAN 总线收发器	I
CIR		
IR_TX	红外数据发送	O
IR_RX	红外数据接收	I
I2S		
I2S_MCLK	I2S 主时钟	O
I2S_LRCK	I2S 左/右时钟	I/O
I2S_BCLK	I2S 位时钟	I/O
I2S_DOUT	I2S 串行数据输出	O
I2S_DIN	I2S 串行数据输入	I
DSPK		
DSPK0	Speaker 信号输出通道 0	O
DSPK1	Speaker 信号输出通道 1	O
DMIC		
DMIC_CLK	PDM 数字麦克风时钟信号	O
DMIC_D0	PDM 数字麦克风数据信号	I/O
SDC, x = 0~1		
SDCx_CMD	SDC0 控制信号	I/O
SDCx_CLK	SDC0 时钟信号	O
SDCx_D[3:0]	SDC0 数据输入输出	I/O
LCD		
LCD_D[23:0]	LCD 数据输出	O
LCD_DCLK	LCD 时钟信号	O
LCD_HS	LCD 行场同步	O
LCD_VS	LCD 列场同步	O
LCD_DE	LCD 数据使能	O
DVP		
DVP_CK	DVP 像素时钟	I
DVP_HS	DVP 行场同步	I
DVP_VS	DVP 列场同步	I
DVP_D[7:0]	DVP 数据输入	I
PBUS		
PBUS_CLK	PBUS 外部总线时钟信号	O

表 5-11 引脚/信号描述 (续)

引脚/信号名称	描述	类型
PBUS_NCS	PBUS 外设片选信号，低电平有效	O
PBUS_NADV	PBUS 总线地址有效信号，低电平有效	O
PBUS_NWE	PBUS 总线读写控制信号，低电平为写，高电平为读	O
PBUS_NOE	PBUS 外设输出使能信号，低电平有效	O
PBUS_AD[15:0]	PBUS 地址/数据总线	I/O

5.5. 封装尺寸

5.5.1. G730BDU QFN68





图 5-1 QFN68 封装尺寸图 TOP



SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0. 80	0. 85	0. 90
A1	—	0. 02	0. 05
b	0. 10	0. 15	0. 20
b1	0. 08REF		
c	0. 18	0. 20	0. 25
D	6. 90	7. 00	7. 10
D2	5. 39	5. 49	5. 59
e	0. 35BSC		
Nd	5. 60BSC		
E	6. 90	7. 00	7. 10
E2	5. 39	5. 49	5. 59
Ne	5. 60BSC		
L	0. 35	0. 40	0. 45
L1	0. 10REF		
L2	0. 30	0. 40	0. 50
K	0. 20	—	—
h	0. 30	0. 35	0. 40
aaa	0. 07		
bbb	0. 08		
ccc	0. 10		
ddd	0. 10		
eee	0. 10		
fff	0. 05		

图 5-2 QFN68 封装尺寸图 BOTTOM

G730CES QFN88





图 5-3 QFN88 封装尺寸图 TOP



SYMBOL	MILLIMETER			
	MIN	NOM	MAX	
A	0.70	0.75	0.80	△
	0.80	0.85	0.90	
	0.85	0.90	0.95	△
A1	0	0.02	0.05	
b	0.15	0.20	0.25	
b1	0.10REF			△
c	0.18	0.20	0.25	
D	9.90	10.00	10.10	
D2	6.64	6.74	6.84	
e	0.40BSC			
Nd	8.40REF			
E	9.90	10.00	10.10	
E2	6.64	6.74	6.84	
Ne	8.40REF			
L	0.30	0.40	0.50	
K	0.20	-	-	
h	0.30	0.35	0.40	

图 5-4 QFN88 封装尺寸图 BOTTOM

G730EES QFN100




图 5-5 QFN100 封装尺寸图 TOP

